Browse > Article

An Efficient Architecture of The MF-VLD  

Suh, Ki-Bum (Department of Railroad Electrical System Engineering, Woosong University)
Publication Information
Journal of the Institute of Electronics Engineers of Korea SD / v.48, no.11, 2011 , pp. 57-62 More about this Journal
Abstract
In this paper, an efficient architecture for MFVLD(Multi-Format Variable Length Decoder) which can process H.264, MPEG-2, MPEG-4, AVS, VC-1 bitstream is proposed. The proposed MF-VLD is designed to be adapted to the MPSOC (Multi-processor System on Chip) architecture, uses bit-plane algorithm for the processing of inverse quantized data to reduce the width of AHB bus. External SDRAM is used to minimize the internal memory size. In this architecture, the adding or removing each variable length decoder can be easily done by using multiplexor. The designed MF-VLD can be operated in 200MHz at 0.18um process. The gate size is 657K gate and internal memory size is 27Kbyte.
Keywords
Multi-Format VLD; MPSOC; AHB Bus;
Citations & Related Records
Times Cited By KSCI : 2  (Citation Analysis)
연도 인용수 순위
1 배종우, 조진수, "분리형 구조의 고화질 멀티 포맷 비디오복호기: MPEG-2/MPEG-4/H.264와 VC-1," 정보처리학회논문지 제15권 2008.
2 Chih-Da Chien, et al., "A 252kgates/71mW Multi-Standard Multi-Channal Video Decoder for High Definition Video Applications," ISSCC Dig. Tech. Papers, 2007.
3 M. Hase, et al., "Development of Low-power and Real-time VC-1/H.264/MPEG-4 Video Processing Hardware," Design Automation conference, 2007.
4 T.M. Liu, et al., "A 125uW, Fully Scalable MPEG-2 and H.264/AVC Video Decoder for Mobile Applications," JSSC, 2007.
5 이용주, "H.264 하이 프로파일 인트라 프레임 부호 화기 설계에 관한 연구," 석사학위논문, 2010, 2월
6 이근식, "H.264/AVC의 high profile CABAC encoder의 하드웨어 설계," 석사학위 논문, 2010, 8 월
7 이종일, "AVS 복호화기의 VLD 하드웨어 구조에 관한 연구," 석사학위논문, 2010, 2월
8 J.-Y. Lee, J.-J. Lee, S.M. Park, " Multi-core platform for an efficient H.264 and VC-1 video decoding based on macroblock row-level parallelism" Published in IET Circuits, Devices & Systems, February 2009.
9 정준모, 정정화, "System-On-a-Chip(SOC)에 대한 효율적인 테스트 데이터 압축 및 저전력 스캔 테 스트", 대한전자공학회, 전자공학회논문지-SD, 제 39권 제12호, 45-54쪽 2002년 12월.
10 이병엽, 류광기, "파이프라인 최적화를 통한 고성 능 H.264 CAVLC 복호기의 VLSI 설계", 대한전자 공학회, 전자공학회논문지-SD, 제46권 SD편 제12 호, 50-57쪽, 2009년 12월.