• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.29-38
• /
• 2009

본 연구에서는 실시간 이산웨이블릿변환을 위한 컨볼루션기반 non-cascaded 구조를 구현하고자 병렬곱셈기-중간버퍼-병렬누적기의 고성능 병렬파이프라인 연산회로를 설계하였다. 이산웨이블릿변환의 컨볼루션 곱셈연산은 필터계수의 대칭성과 업/다운 샘플링이 고려된 최적화를 통해서 1/4정도로 감소시킬 수 있으며, 화상데이터와 다수 필터계수들 간의 곱셈과정을 LUT기반의 병렬계수 DA 곱셈기 구조로 구현하면 3$\sim$5배 고속연산처리가 가능하게 된다. 또한 컨볼루션의 곱셈결과를 중간버퍼에 저장하여 누적가산 과정에서 재사용하면 전체 곱셈연산량을 1/2로 감소시켜 연산전력을 절약시킬 수 있다. 중간버퍼는 화상데이터와 필터계수들의 곱셈결과값들을 컨볼루션의 누적가산 과정을 위해 정렬시켜 저장하게 되는데, 이때 병렬누적가산기의 고속 순차검색을 위해 정렬된 병렬저장이 이루어지도록 버퍼관리 구조를 설계한다. 컨볼루션의 병렬곱셈기와 병렬누적가산기는 중간버퍼를 이용한 파이프라인을 구성하게 되는데, 파이프라인 연산처리 효율을 높이기 위해 병렬곱셈기의 연산처리 성능에 맞추어 누적가산기 및 중간버퍼의 병렬화 구조가 결정된다. 설계된 고성능 이산웨이블릿변환기의 성능을 검증하기 위해서 0.18um 라이브러리를 이용한 후반부 설계를 하였으며, 90MHz에서 SVGA(800$\sim$600)영상을 30fps로 실시간 처리함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 한국광학회지
• /
• 제11권6호
• /
• pp.411-417
• /
• 2000

SSC(Spot-size converter)가 집적된 1$1.3\mu{m}$ FP(Fabry-Perot)-LD(Laser Diode)에서 SSC 영역의 광도파로 구조가 단일모드광섬유와의 광결합 효율 및 정렬오차에 미치는 영향에 대해서 3차원 BPM(Beam Propagation Method)를 사용하여 알아보았다. 수지 taper의 경우 광결합효율을 향상하기 위해서는 taper 끝단에 충분한 길이의 직선도파로를 형성하는 것이 중요함을 알수 있었다. 또한 수평 taper 구조에서는 출사단 방향으로 도파로폭이 좁아지는 경우가 넓어지는 경우에 비해 유리하고, 수직 taper에 비해 완만한 도파로 경사가 필요함을 알 수있었다. 단일모드 광섬유와의 광결합 손실 및 정렬오차 허용도의 관점에서 좋은 특성을 주는 SSC 도파로 모양을 제시하였다.

• 한국전자통신학회논문지
• /
• 제13권3호
• /
• pp.503-508
• /
• 2018

본 연구는 디지털위성중계기용 성능입증장치의 설계 및 구현에 대해 기술하였다. 성능입증장치(EGSE : Electrical Ground Support Equipment)는 디지털위성중계기를 평가하는 장비로 정밀하고 정확한 측정이 요구된다. 성능입증장치는 디지털위성중계기를 검증하기 위하여 위성버스를 모사한 PLDIU(Payload Distribution and Interface Unit)와 계측장비연동장치, SHF대역 상향주파수/하향주파수 변환장치, 모뎀 등으로 구성되어 있다. 성능입증장치는 디지털위성중계기를 제작 후 성능확인 및 열진공시험 등의 우주환경시험 시 활용하였다.

• 한국태양에너지학회 논문집
• /
• 제27권2호
• /
• pp.37-44
• /
• 2007

As photovoltaic(PV) power generation system becomes more common, it will be necessary to investigate islanding detection method for PV systems. Islanding of PV systems can cause a variety of problems and must be prevented. However, if the real and reactive power of the load and PV system are closely matched, islanding detection by Passive methods becomes difficult. Also, most active methods lose effectiveness when there are several PV systems feeding the same island. The active frequency drift positive feedback method(AFDPF) enables islanding detection by forcing the frequency of the voltage in the island to drift up or down. In this paper the research for the minimum value of chopping fraction gain applied digital phase-locked-loop (DPLL) to AFDPF considering output power quality and islanding prevention performance are performed by simulation and experiment according to IEEE Std 929-2000 islanding test.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.

• 항공우주시스템공학회지
• /
• 제15권5호
• /
• pp.33-42
• /
• 2021

현대 전투기는 정안정성 완화 개념을 적용하여 기동성과 성능을 향상시키는데, 천음속 비행영역에서는 충격파 형성과 더불어 감속기동 중 발생하는 공력중심 전방이동 현상에 의해 갑작스런 기수 들림이 발생하는 경향을 갖는다. 또한 천음속 중간 받음각 비행영역은 항공기 모델링이 어려워 모델 기반의 제어 방식은 이 문제를 해결하는데 한계를 갖는다. 이번 논문에서는 초음속 경전투기 모델을 이용하여 천음속 영역에서 감속선회 기동 중 모델 기반 증분형 동적 모델역변환 방식의 천음속 피칭모멘트 보상 제어(TPMC)와 모델과 센서를 기반으로 하는 Hybrid 증분형 동적모델 역변환(IDI) 제어의 성능을 분석하였다. 분석 결과, Hybrid 증분형 동적모델 역변환 제어는 천음속 피칭모멘트 보상 제어에 비해 빠른 초기 반응과 동등한 최대 수직가속도 제한 성능을 가지면서 조종사가 예측 가능한 비행성을 제공하여 천음속 중간 받음각 비행영역에서 하중제한 초과 방지 제어기의 성능을 크게 개선하였다.

• 한국지능시스템학회논문지
• /
• 제17권4호
• /
• pp.494-499
• /
• 2007

본 논문에서는 책 또는 논문을 읽을 때 중요한 부분 또는 정리해야 할 부분의 영역을 선택하면, 해당영역의 문자들을 문서편집기에 순차적으로 출력시킴으로써 수정 저장 가능하게 하여 공부한 부분을 정리하는 시스템을 구현하였다. 이 시스템은 사용자가 원하는 영역을 손가락으로 선택하면, 손 인식 알고리즘을 적용하여 손가락 움직임을 검출하여 선택된 영역을 인식한다. 선택된 영역의 가로, 세로 거리를 펄스 수로 변환한 후 모터를 제어하여 그 위치만큼 카메라를 이동시킨다. 문자인식이 가능하도록 줌을 확대/축소하고 조정된 줌에 맞는 초점으로 근접 제어한 후, 더욱 선명한 영상을 얻기 위해 명암차이를 이용하여 미세조정을 하였다. 획득된 영상에 문자인식 알고리즘을 적용하여 문서로 변환시켜서 중요 부분들을 정리케하는 한글 인식 및 편집지원 시스템을 구현하였다

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.132-139
• /
• 2016

대역통과 표본화(BPS: bandpass sampling) 기술은 아날로그 신호를 디지털 신호로 변환할 때 표본화하고자 하는 신호의 주파수보다 낮은 주파수로 표본화하는 것을 말한다. BPS 처리만으로도 수신 신호의 스펙트럼이 기저대역에 나타나게 되기 때문에 주파수 하향변환기를 사용하지 않을 수 있어 편리하다. 2차 BPS 시스템은 BPS 과정으로 인하여 발생될 수 있는 aliasing 간섭 성분을 제거하고자 2개의 표본화기를 사용하는 장치이다. 본 논문에서는 2차 BPS 시스템의 aliasing 간섭 성분을 최대로 제거하도록 interpolant 필터의 위상을 최적 설계하는 방식을 제시하였다. 이 방식은 수학적으로 유도된 것으로서, BPS 입력 스펙트럼의 어떠한 조건에서도 항상 성립한다. 수신 신호 전력 스펙트럼을 다양하게 변화시키면서 제안된 방식에 따른 성능 개선 효과를 통계적으로 조사하였고, 기존의 준최적 방식과 비교할 때 최대 5~20 [dB]의 성능 개선이 있음을 확인하였다.

• 조명전기설비학회논문지
• /
• 제23권1호
• /
• pp.162-168
• /
• 2009

본 논문에서는 태양전지를 가지고 일정량의 태양광으로부터 최대 유효전력을 얻기 위해 고정식 태양광 발전시스템과 태양 위치추적기를 부착한 태양광 발전시스템에서 PV모듈의 각도 변화 및 어레이 간격에 따른 최적의 발전효율에 대한 연구 및 실험을 하였다. 먼저, PV 모듈의 다양한 각도를 가지고 실험한 결과 PV 모듈 경사각 30[$^{\circ}$]에서 측정한 결과 값이 경사각 20[$^{\circ}$] 및 40[$^{\circ}$]일 때보다 발전 효율이 $12{\sim}17$[%] 상승되었다. 그러므로 본 논문의 연구 결과에서는 태양광 발전시스템의 실용화 측면에서 PV 모듈의 경사각 30[$^{\circ}$] 설치를 하여 발전을 하는 것이 가장 좋은 변환 효율을 얻을 수 있었다. 하지만 태양전지를 지붕 및 옥상에 설치를 할 경우, 면적 활용이 좁고 겨울에 눈이 쌓이게 될 경우에는 경사각에 의해 빠르게 쓸려 내려갈 수 있도록 경사각을 35[$^{\circ}$]로 선정하는 것이 타당하다.