• 반도체디스플레이기술학회지
• /
• 제8권2호
• /
• pp.59-62
• /
• 2009

In order to check the validation of LC simulation, 0.7 inch LCOS panel in full-HD resolution was fabricated and used for the electro-optical measurement. Compared the measured data with the calculated data, the averaged difference was 1.72% under 0 ~ +6 V bias on pixel electrode. To improve the optical characteristics of full-HD LCOS panel, the planar structure and trench structures (0.1 um, 0.2 um and 0.3 um-in-depth) between adjacent pixels were investigated with LC simulation. The planar structure showed the higher reflectance and faster reflectance-voltage response time than the trench structure. The optical fill factor and contrast ratio of planar structure were also higher than those of trench structures. As compared 1 um-in-depth trench structure resembled to the real structure with the planar structure, the optical fill factor was improved by 1.15% and the contrast ratio was improved by 5.26%. In order to minimize the loss of luminance and contrast ratio, the planar structure need to be applied between adjacent pixels.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제49권9호
• /
• pp.523-526
• /
• 2000

A dual gate trench emitter IGBT structure is proposed and studied numerically using the device simulator MEDICI. The on-state forward voltage drop latch-up current density turn-off time and breakdown voltage of the proposed structure are compared with those of the conventional DMOS-IGBT and trench gate IGBT structures. The proposed structure forms an additional channel and increases collector current level resulting in reduction of on -state forward voltage drop. In addition the trench emitter increases latch-up current density by 148% in comparison with that for the conventional DMOS-IGBT and by 83% compared with that for the trench gate IGBT without degradation in breakdown voltage when the half trench gate width(Tgw) and trench emitter depth(Ted) are fixed at $1.5\mum\; and\; 2\mum$, respectively

• 한국진공학회지
• /
• 제16권5호
• /
• pp.353-358
• /
• 2007

기저준위의 중심 피크가 $1.3\;{\mu}m$인 다층 양자점 구조를 사용하여 트렌치 구조를 가진 J-형태의 고휘도 발광소자 (superluminescent diodes)를 제작하였다. 도파로와 트렌치 구조 사이의 간격이 좁아지면서 광출력이 최대 20배까지 증가하였음을 확인하였다. 전류의 증가에 의한 EL 피크 측정결과 트렌치 구조를 가진 경우에 여기준위의 피크가 기저준위의 피크보다 수 십배 증가하는 것을 확인하였고, 이로부터 트렌치 증가에 의한 광출력의 증가는 양자점의 여기준위에 의한 것으로 판단하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.88-89
• /
• 2009

In this paper, we investigated about wet cleaning effect as deep trench formation methods for Power chip devices. Deep trench structure was classified by two methods, PSU (Poly Stick Up) and Non-PSU structure. In this paper, we could remove residue defect during wet. cleaning after deep trench etch process for non-PSU structure device as to change wet cleaning process condition. V-SEM result showed void image at the trench bottom site due to residue defect and residue component was oxide by EDS analysis. In order to find the reason of happening residue defect, we experimented about various process conditions. So, defect source was that oxide film was re-deposited at trench bottom by changed to hydrophobic property at substrate during hard mask removal process. Therefore, in order to removal residue defect, we added in-situ SCI during hard mask removal process, and defect was removed perfectly. And WLR (Wafer Level Reliability) test result was no difference between normal and optimized process condition.

• 한국광학회지
• /
• 제14권1호
• /
• pp.33-37
• /
• 2003

트렌치 구조를 이용한 저전력 1$\times$2 폴리머 열 광학 스위치를 제안하고 제작하였다. 최적의 위치에 적절히 형성된 트렌치 구조는 전극으로부터 발생한 열 흐름을 방해하여 전력 소보를 줄이는데 기여할 수 있다 광 도파로를 구성하는 폴리머 층에서의 온도 분포가 변하여 Y-분기를 이루는 두 도파로들 사이의 온도 기울기가 급격하게 증가하기 때문이다. 본 실험에서는 트렌치 구조의 효과를 비교 분석하기 위해 트렌치 구조가 없는 1$\times$2 폴리머 열 광학 스위치도 동일한 기판 위에 함께 제작하였다. 트렌치 구조를 이용한 열 광학 스위치의 경우, 측정된 누화는 TE 편광에서 -17.0 dB 이하. TM 편광에서 -15.0 dB 이하였다 전력 소모는 트렌치 구조가 없는 열 광학 스위치의 소모 전력보다 25% 감소한 약 66 ㎽였다.

• 한국광학회지
• /
• 제6권4호
• /
• pp.373-378
• /
• 1995

원통좌표계에서의 FD-BPM(finite difference-beam propagation method)을 이용하여 굽은 광도파로의 bending loss를 계산하였다. Bending loss를 최소화하기 위해 trench구조를 적용하였으며 다음의 세가지 측면에서 해석하였다. 1)trench구조가 없을때 곡률반경에 따른 bending loss, 2)폭과 위치가 일정한 trench구조가 있을때 곡률반경과 굴절율차에 따른 bending loss, 3)trench의 위치가 일정할 때 trench의 폭에 따른 bending loss를 계산하였다.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.356-361
• /
• 2021

파워 소자의 트레이드오프 현상을 최소화하기 위해 제시된 구조가 Super Junction 구조이다. Super Junction은 기존의 많이 사용하던 기본 구조 대비 1/5 정도의 낮은 온 저항(Ron) 특성을 가질 수 있다. Super Junction 구조의 공정 방법으로 Multi-Epi 공정과 Deep-Trench 공정 방법이 있다. Deep-Trench 공정은 실리콘 기판 상면에 깊은 트렌치 공정을 통하여 그안에 불순물이 도핑 되어 있는 폴리실리콘을 매립하여 P-Pillar를 형성 시키는 공정 방법이라 매립하는 과정에서 결함이 형성되기 쉬워서 비교적 어려운 제조 방법으로 알려져 있다. 하지만 비교적 Deep-Trench 공정으로 만들어진 구조가 낮은 온저항과 높은 항복 전압을 형성하여 좋은 효율을 보인다. 본 논문에서는 공정상의 새로운 방법을 제시하고, Charge Balance 이론을 접목시킨 구조를 설계하였다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제52권6호
• /
• pp.257-260
• /
• 2003

We have proposed the junction termination structure of IGBT (Insulated Gate Bipolar Transistor) by employing trench and FLR (Field Limiting Ring), which decrease the junction termination area at the same breakdown voltage. Our proposed junction termination structure, trench FLR is verified by numerical simulator MEDICI. In 600V rated device, the junction termination area is decreased 20% compared with that of the conventional FLR structure. The breakdown voltage of trench FLR with 4 trenches is 768 V, 99 % of ideal parallel-plane junction(1-D) $BV_ceo$.

• 한국전기전자재료학회논문지
• /
• 제19권10호
• /
• pp.912-917
• /
• 2006

In this paper, Trench emitter electrode IGBT structure is proposed and studied numerically using the device simulator, MEDICI. The breakdown voltage, on-state voltage drop, latch up current density and turn-off time of the proposed structure are compared with those of the conventional trench gate IGBT(TIGBT) structures. Enhancement of the breakdown voltage by 19 % is obtained in the proposed structure due to dispersion of electric field at the edge of the bottom trench gate by trench emitter electrode. In addition, the on-state voltage drop and the latch up current density are improved by 25 %, 16 % respectively. However increase of turn-off time in proposed structures are negligible.

• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.15-24
• /
• 2021

본 논문에서는 CDT(Conventional Double Trench) MOSFET보다 스위칭 시간과 손실이 적은 1700 V EPDT(Extended P+ shielding floating gate Double Trench) MOSFET 구조를 제안하였다. 제안한 EPDT MOSFET 구조는 CDT MOSFET에서 소스 Trench의 P+ shielding 영역을 늘리고 게이트를 N+와 플로팅 P- 폴리실리콘 게이트로 나누었다. Sentaurus TCAD 시뮬레이션을 통해 두 구조를 비교한 결과 온 저항은 거의 차이가 없었으나 Crss(게이트-드레인 간 커패시턴스)는 게이트에 0 V 인가 시에는 CDT MOSFET 대비 32.54 % 줄었고 7 V 인가 시에는 65.5 % 감소하였다. 결과적으로 스위칭 시간 및 손실은 각각 45 %, 32.6 % 줄어 스위칭 특성이 크게 개선되었다.