• 한국세라믹학회지
• /
• 제38권9호
• /
• pp.782-786
• /
• 2001

Cobalt silicide has been employed to Embedded DRAM (Dynamic Random Access Memory) and Logic (EDL) as contact material to improve its speed. We have investigated the influences of Ti and TiN capping layers on cobalt-silicided Complementary Metal-Oxide-Semiconductor (CMOS) device characteristics. TiN capping layer is shown to be superior to Ti capping layer with respect to high thermal stability and the current driving capability of pMOSFETs. Secondary Ion Mass Spectrometry (SIMS) showed that the Ti capping layer could not prevent the out-diffusion of boron dopants. The resulting operating current of MOS devices with Ti capping layer was degraded by more than 10%, compared with those with TiN.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.138-138
• /
• 2008

Ti capping layer를 이용하여 NiGe의 열적 안정성을 향상시키는 연구를 수행하였다. N-type Ge(100) 기판에 30nm 두께의 Ni과 30nm 두께의 Ti capping layer를 E-beam evaporator를 이용하여 증착하고 $300^{\circ}C$에서 $700^{\circ}C$ 까지 30초간 $N_2$ 분위기에서 급속 열처리하여 Ni-Germanide를 형성하였다. XRD의 결과로부터 Ti capping layer 유무에 상관없이, 전 온도 범위에 걸쳐 NiGe 상이 형성된 것을 관찰할 수 있었다. 급속 열처리 온도에 따른 면저항 값을 측정한 경우, $300^{\circ}C$에서 $600^{\circ}C$까지의 열처리 온도 범위에서는 모든 시편들이 비슷한 면저항 값을 보인 반면, 열처리 온도가 $700^{\circ}C$ 이상에서는 Ti capping layer가 있는 시편이 Ti capping layer가 없는 시편보다 낮은 면저항 값을 갖는 것을 확인할 수 있었다. 이는 고온 열처리 시 Ti capping layer에 있는 Ti가 기판 방향으로 확산하여 NiGe grain boundary에 segregation 되고 그로 인하여 NiGe의 grain boundary 움직임을 억제하여 agglomeration 현상을 효과적으로 방지하였기 때문에 나타난 현상으로 사료된다.

• 한국진공학회지
• /
• 제9권4호
• /
• pp.335-340
• /
• 2000

코발트실리사이드형성에 있어서 Capping layer로써의 Ti의 역할에 대한 연구를 수행하였다. 실리콘 산화막이 제거된 Si(100)기판과 $H_2SO_4$에 의한 chemical oxide를 형성한 Si(100)기판 위에 Co와 Ti를 증착한 후 열처리 온도 증가에 따른 계면반응과 상변화 등의 미세구조와 면저항 특성의 변화를 four point prove, XRD, TEM, SIMS등의 분석을 통하여 TiN capping, capping layer가 없는 경우에 대하여 비교하였다. 실리콘 산화막이 제거된 Si 기판 상에서 Ti capping의 경우 TiN capping, capping layer가 없는 경우보다 높은 온도에서 $CoSi_2$상이 형성되었으며, chemical oxide가 형성된 Si 기판 상에서는 Ti capping의 경우 코발트 실리사이드 박막을 형성 할 수 있었다. 이것은 capping layer인 Ti가 1차 RTA(Rapid Thermal Annealing)동안 Si 기판 방향으로 확산 침투하여 Co와 Si 사이에 존재하는 실리콘 산화막을 분해하는 역할을 하기 때문이다.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.1-9
• /
• 2003

본 논문에서는 cobalt interlayer와 TiN capping을 적용한 Ni-Silicide 구조를 제안하여 100 ㎜ CMOS 소자에 적용하고 소자 특성 연구를 하였다. Ni-Silicide의 취약한 열 안정성을 개선하기 위해 열 안정성이 우수한 Cobalt interlayer이용하여 silicide의 열화됨을 개선하였고 또한 silicide 계면의 uniformity를 향상하기 위해 TiN capping을 동시에 적용하였다. 100 ㎚ CMOS 소자에 제안한 Co/Ni/TiN 구조를 적용하여 700℃, 30분에서의 열처리 시에도 silicide의 낮은 면저항과 낮은 접합 누설 전류가 유지되었으며 100 ㎚이하 소자의 특성 변화도 거의 없음을 확인하였다. 따라서 제안한 Co/Ni/TiN 구조가 NiSi의 열 안정성을 개선시킴으로써 100 ㎚ 이하의 Nano CNOS 소자에 매우 적합한 Ni-Silicide 특성을 확보하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.154-154
• /
• 2009

Cr capping layer를 이용하여 Titanium germanide의 열적 안정성을 향상시키는 연구를 수행하였다. n-type Ge(100) 기판 위에 전자빔 증착기를 이용하여 30nm 두께의 Ti와 Cr capping layer를 증착하고 $400\;^{\circ}C$에서 $800\;^{\circ}C$까지 30초간 N2 분위기로 급속 열처리하여 Ti germanide를 형성하였다. XRD결과로부터 Cr capping layer의 유무에 관계 없이 Ti germanide가 형성된 것을 관찰할 수 있었다. Ge 기판 위에 CTLM 패턴을 형성하고 실험을 진행하여 Ti germanide의 I-V 측정 데이터를 통해 Ohmic 특성을 알아보았고, contact resistance, sheet resistance, specific contact resistance를 구하였다.

• 한국재료학회지
• /
• 제17권9호
• /
• pp.463-468
• /
• 2007

The interdiffusion characteristics of Cu-plug/Capping Layer/NiSi contacts were investigated. Capping layers were deposited on Ni/Si to form thermally-stable NiSi and then were utilized as diffusion barriers between Cu/NiSi contacts. Four different capping layers such as Ti, Ta, TiN, and TaN with varying thickness from 20 to 100 nm were employed. When Cu/NiSi contacts without barrier layers were furnace-annealed at $400^{\circ}C$ for 40 min., Cu diffused to the NiSi layer and formed $Cu_3Si$, and thus the NiSi layer was dissociated. But for Cu/Capping Layers/NiSi, the Cu diffusion was completely suppressed for all cases. But Ni was found to diffuse into the Cu layer to form the Cu-Ni(30at.%) solid solution, regardless of material and thickness of capping layers. The source of Ni was attributed to the unreacted Ni after the silicidation heat-treatment, and the excess Ni generated by the transformation of $Ni_2Si$ to NiSi during long furnace-annealing.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.61-61
• /
• 2000

Device의 고성능화를 위하여 소자의 고속화, 고집적화가 가속됨에 따라 SALICIDE Process가 더욱 절실하게 요구되고 있다. 이러한 SALICIDE Process의 재료로써는 metal/silicide 중에서 비저항이 가장 낮은 TiSi2(15-25$\mu$$\Omega$cm), CoSi2(17-25$\mu$$\Omega$cm)가 일반적으로 많이 연구되어 왔다. 그러나 Ti-silicide의 경우 Co-silicide는 배선 선폭의 감소에 따른 면저항 값의 변화가 작으며, 고온에서 안정하고, 도펀트 물질과 열역학적으로 안정하여 화합물을 형성하지 않는다는 장점이 있으마 Ti처럼 자연산화막을 제거할 수 없어 Si 기판위에 자연산화막이 존재시 균일한 실리사이드 박막을 형성할 수 없는 단점등을 가지고 있다. 본 연구에서는 Ti Capping layer 에 의한 균일한 Co-silicide의 형성을 일반적인 Si(100)기판과 SCl 방법에 의하여 chemical Oxide를 성장시킨 Si(100)기판의 경우에 대하여 연구하였다. 스퍼터링 방법에 의해 Co를 150 증착후 capping layer로써 TiN, Ti를 각각 100 씩 증착하였다. 열처리는 RTP를 이용하여 50$0^{\circ}C$~78$0^{\circ}C$까지 4$0^{\circ}C$ 구간으로 N2 분위기에서 30초 동안 열처리를 한후, selective metal strip XRD, TEM의 분석장비를 이용하여 관찰하였다. lst RTP후 selective metal strip 후 면저항의 측정과 XRD 분석결과 낮은 면저항을 갖는 CoSi2로의 상전이는 TiN capping과 Co 단일박막이 일반적인 Si(100)기판과 interfacial oxide가 존재하는 Si(100)기판위에서 Ti capping의 경우보다 낮은 온도에서 일어났다. 또한 CoSi에서 CoSi2으로 상전이는 일반적인 Si(100)기판위에서 보다 interfacial Oxide가 존재하는 Si(100)기판 위에 TiN capping과 Co 단일박막의 경우 열처리 후에도 Oxide가 존재하는 불균인한 CoSi2박막을 관찰하였으며, Ti capping의 경우 Oxise가 존재하지 않는 표면과 계면이 더 균일한 CoSi2 박막을 형성 할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.245-248
• /
• 2002

In this paper, the influence of Si surface damage on the NiSi formation has been characterized. The silicon surface is damaged using ion beam type spotter. Then, the effect of H2 anneal and TiN capping layer on the damaged has also been analyzed. The sheet resistance of NiSi formed on damaged Si increased rapidly as the damaging time increases while thermal stability of damaged NiSi was stabler than the undamaged one. In the case when H\ulcorner anneal and TiN capping layer were applied together, the characteristics of NiSi shows a little improvement of the sheet resistance.

• 한국재료학회지
• /
• 제15권5호
• /
• pp.318-322
• /
• 2005

Ti-capped NiSi contacts were formed on $p^+/n$ junctions to improve the leakage problem and then Cu was deposited without removing the Ti-capping layer in an attempt to utilize as a diffusion barrier. The electrical characteristics of these $p^+/n$ diodes with Cu/Ti/NiSi electrodes were measured as a function of drive-in RTA(rapid-thermal annealing) and silicidation temperature and time. When drive-in annealed at $900^{\circ}C$, 10 sec. and silicided at $500^{\circ}C$, 100 sec., the diodes showed the most excellent I-V characteristics. Especially, the leakage current was $10^{-10}A$, much lower than reported data for diodes with NiSi contacts. However, when the $p^+/n$ diodes with Cu/Ti/NiSi contacts were furnace-annealed at $400^{\circ}C$ for 40 min., the leakage current increased by 4 orders. The FESEM and AES analysis revealed that the Ti-capping layer effectively prohibited the Cu diffusion, but was ineffective against the NiSi dissociation and consequent Ni diffusion.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.671-674
• /
• 2003

본 논문에서는 Cobalt interlayer 와 Titanium Nitride(TiN) capping layer를 Ni SALICIDE의 단점인 열 안정성과 sheet resistance 와 series 저항을 감소시키는데 적용하여 0.lum 급 CMOS 소자의 특성을 연구하였다. 첫째로, Ni/Si 의 interface 에 Co interlayer 를 증착하여 Nickel Silicide의 단점인 열 안정성 평가인 700℃, 30min의 furnace annealing 후에 낮은 sheet resistance와 누설전류를 줄일 수 있었다. 두번째로, TiN caping layer를 적용하여 실리사이드 형성시 산소와의 반응을 막아 실리사이드의 표면특성을 향상시켜 누설전류의 특성을 개선하였다. 결과적으로 소자의 구동전류 향상, 누설전류 저하, 낮은 면저항으로 소자의 특성을 개선하였다.