

Co/Si 시스템에서 capping layer에 따른 코발트 실리사이드 박막의 형성에 관한 연구

김해영 · 김상연 · 고대홍[†] · 최철준* · 김철성* · 구자흠* ·
최시영* · Kazuyuki Fujihara* · 강호규*

연세대학교 세라믹공학과

*삼성전자 반도체연구소

(2000년 3월 6일 접수)

A study on the formation of cobalt silicide thin films in Co/Si systems with different capping layers

H. Y. Kim, S. Y. Kim, D. H. Ko,[†] C. J. Choi,* C. S. Kim,* J. H. Ku,*
S. Y. Choi,* K. Fujihara,* and H. K. Kang*

Department of Ceramic Engineering, Yonsei University, Seoul 120-749, Korea

*Semiconductor R&D Center Samsung Electronics Co., Ltd., San #24, Nongseo-Ri,

Kiheung-Eup, Yongin-City, Kyungki-Do 449-900, Korea

(Received March 6, 2000)

요 약 – 코발트 실리사이드 형성에 있어서 Capping layer로써의 Ti의 역할에 대한 연구를 수행하였다. 실리콘 산화막이 제거된 Si(100) 기판과 H₂SO₄에 의한 chemical oxide를 형성한 Si(100) 기판 위에 Co와 Ti를 증착한 후 열처리 온도 증가에 따른 계면반응과 상변화 등의 미세구조와 면저항 특성의 변화를 four point probe, XRD, TEM, SIMS등의 분석을 통하여 TiN capping, capping layer가 없는 경우에 대하여 비교하였다. 실리콘 산화막이 제거된 Si 기판 상에서 Ti capping의 경우 TiN capping, capping layer가 없는 경우보다 높은 온도에서 CoSi₂상이 형성되었으며, chemical oxide가 형성된 Si 기판 상에서는 Ti capping의 경우 코발트 실리사이드 박막을 형성 할 수 있었다. 이것은 capping layer인 Ti가 1차 RTA(Rapid Thermal Annealing)동안 Si 기판 방향으로 확산 침투하여 Co와 Si 사이에 존재하는 실리콘 산화막을 분해하는 역할을 하기 때문이다.

Abstract – We investigated the role of the capping layers in the formation of the cobalt silicide in Co/Si systems with TiN and Ti capping layers and without capping layers. The Co/Si interfacial reactions and the phase transformations by the rapid thermal annealing (RTA) processes were observed by sheet resistance measurements, XRD, SIMS and TEM analyses for the clean silicon substrate as well as for the chemically oxidized silicon substrate by H₂SO₄. We observed the retardation of the cobalt disilicide formation in the Co/Si system with Ti capping layers. In the case of Co/SiO₂/Si system, cobalt silicide was formed by the Co/Si reaction due to with the dissociation of the oxide layer by the Ti capping layers.

1. 서 론

최근 논리소자의 고속화, 고집적화가 가속됨에 따라 Device의 고성능화를 salicide process가 필수적으로 요구되고 있다 [1]. 이러한 salicide process의 재료로써는 금속실리사이드중에서 비저항이 가장 낮은 TiSi₂(15~25 μΩcm)와 CoSi₂(17~25 μΩcm)가 일반적으로 많이

사용되어 왔다 [2-4]. 이러한 저저항의 salicide 공정을 위한 실리사이드 중에서 타이타늄실리사이드의 경우 소자의 고집적화에 따른 디자인 룰의 감소로 인해 면저항 값이 급격히 증가하는 한계를 가지고 있다 [5-7]. 이에 비하여 Co-salicide 공정은 배선 선폭의 감소에 따른 면저항 값의 변화가 작으며, 주확산자가 코발트이기 때문에 salicide 공정 중 게이트 상부로의 실리사이드의

lateral overgrowth가 작은 장점을 가지고 있다. 하지만 Co-salicide는 Si 기판의 surface cleaning 조건에 민감하여 자연산화막등의 불순물이 존재시 균일한 실리사이드 박막을 형성할 수 없다는 단점을 가지고 있다 [7-10]. 따라서 본 연구는 Si 기판 표면의 상태에 따라 코발트 실리사이드 형성반응을 연구하고자 한다. 이를 위하여 실리콘 산화막이 제거된 Si 기판과 실리콘 산화막을 제거 후에 황산($H_2SO_4:H_2O_2$)용액에 의하여 인위적으로 chemical oxide(SiO_2)를 형성한 Si 기판 상에서 Ti capping layer가 있는 경우, TiN capping layer 가 있는 경우, 그리고 capping layer가 없는 경우에 Co/Si 계면반응을 관찰하였다.

2. 실험방법

RCA 세정 후의 실리콘 산화막이 제거된 p형 Si(100) 기판과 RCA 세정 후 140°C 온도의 황산($H_2SO_4:H_2O_2 = 4:1$) 용액에 20분간 담근 후 chemical oxide(2-3 nm) 를 형성시킨 p형 Si(100) 기판 위에 스퍼터링 방법을 사용하여 Co를 15 nm 증착 후 capping layer로 TiN, Ti를 각각 10 nm씩 증착한 시편과 capping layer가 없는 6종류의 시편을 준비하였다. 코발트 실리사이드를 형성하기 위하여 RTA(AST Co., SHS2000)장비를 사용하여 1차 RTA(Rapide Thermal Annealing)을 500°C-780°C까지 30초간 N_2 분위기에서 한 후 capping layer와 미반응 물질을 제거하기 위하여 80°C 온도의 황산($H_2SO_4:H_2O_2 = 6:1$)용액에서 15분간 selective metal strip을 하였다. 2차 RTA(Rapid Thermal Annealing)는 850°C에서 30초간 N_2 분위기에서 하였다. 열처리 후 XRD(X-ray Diffraction, Rigaku Co., D/Max-2500H), TEM(Transmission Electron Microscopy, Hitachi Co., H-600, and Philips Co., EM 430ST), SIMS(Secondary Ion Mass Spectroscopic), four-Point Probe(CMT-SR1000N)등의 장비를 사용하여 열처리 온도 증가에 따른 계면반응과 상변화 등의 미세구조, 그리고 면적항 특성의 변화를 관찰하였다.

3. 결 과

그림 1은 실리콘 산화막이 제거된 Si 기판 상에서 형성된 Co 박막과 Si 기판과의 반응을 TiN과 Ti이 capping layer로 증착된 경우, 그리고 capping layer가




그림 1. Sheet resistance values of several Co/Si systems (a) after 1st RTA and metal strip, and (b) after 2nd RTA at 850°C for 30 sec.

없는 경우에 반응생성물인 코발트 실리사이드의 면적항을 나타낸 그림이다. 실리콘 산화막이 제거된 Si 기판 상에서는 1차 RTA 처리 후에 세가지 경우 모두 저온에서는 $80 \Omega/\square$ 의 면적항을 보이고 온도가 증가하는 경우 $10 \Omega/\square$ 이하로 면적항이 감소한다. 이러한 결과는 저온의 RTA 처리에 의하여 비교적 저항이 높은 CoSi 상이 형성되고, 고온의 열처리에서는 저저항의 $CoSi_2$ 상이 형성되어 저항이 감소하는 것을 의미한다. 고온반응에 의한 생성물인 $CoSi_2$ 가 생성되는 온도는 그림 1(a)에서 Ti capping layer의 경우($Ti/Co/Si$)에 통상적인 TiN capping layer의 경우($TiN/Co/Si$)와 capping layer가 없는 경우(Co/Si)에 비하여 약 100°C 정도 높게 나타나고 있다. 이러한 1차 RTA 처리에 의하여 생성된 코발트 실리사이드는 모두 850°C의 2차 RTA 처리 후에는 모두 $5 \Omega/\square$ 이하의 저항을 나타낸다. 이는 2차 RTP 처리에 의하여 저저항의 $CoSi_2$ 상으로의 상전이가 완전히 이루어졌기 때문이다.

실리콘 산화막이 제거된 Si 기판 상에서의 코발트 실리사이드의 형성은 XRD에 의한 상 분석 결과로 확인 할 수 있다. 그림 2와 그림 3은 620°C와 740°C에서의 1차 RTA 처리에 의하여 생성된 코발트 실리사이드




그림 2. XRD spectra after 1st RTA at 620°C for 30 sec in Co/Si systems.




그림 3. XRD spectra after 1st RTA at 740°C for 30 sec in Co/Si systems.

의 XRD 패턴 분석의 결과이다. TiN/Co/Si 시스템과 capping layer가 없는 경우에는 CoSi_2 의 (111)과 (220) peak이 관찰되고 있으나, Ti/Co/Si 시스템의 경우에는 CoSi 의 (210) peak만이 관찰되고 CoSi_2 의 peak은 관찰되지 않는다. 이러한 결과는 Ti/Co/Si 시스템의 경우 CoSi_2 상의 형성이 다른 두 경우들에 비하여 고온에서 이루어진다는 것을 의미하며, 이는 전술한 면적항 측정의 결과와 잘 일치한다. 즉 capping layer인 Ti의 영향으로 CoSi_2 상의 형성이 지연된다는 것을 의미한다. 이러한 현상은 Co와 Si 간의 반응중에 Co층으로 Ti가 확산 침투하였기 때문이며, 이는 그림 4의 SIMS 분석 결과로 확인할 수 있다. 그림 4는 TiN/Co/Si과 Ti/Co/Si 시스템에서 540°C에서의 1차 RTA 및 metal strip 후, 그리고 850°C에서의 2차 RTA 후에 SIMS 분석 결과를 나타낸 그림이다. Ti/Co/Si 경우 metal strip 후




그림 4. SIMS profile of TiN and Ti capped Co/Si systems (a) after 1st RTA and metal strip, and (b) after 2nd RTA.




그림 5. Sheet resistance values of several Co/SiO₂/Si systems (a) after 1st RTA and metal strip, and (b) after 2nd RTA at 850°C for 30 sec.

Ti가 Si 기판 방향으로 침투해 들어가 코발트 실리사이드 박막내에 상당량이 존재하고 있음을 알 수 있다.

Ti capping layer가 Co와 Si 사이의 반응에 미치는 영향은 Si 기판 상에 SiO_2 layer가 존재하는 경우 더욱 뚜렷하게 나타난다. 그림 5는 황산($\text{H}_2\text{SO}_4:\text{H}_2\text{O}_2$) 용액에 의하여 인위적으로 약 2~3 nm 두께의 chemical oxide를 형성한 후, Co 박막을 형성 후 TiN과 Ti가 capping layer로 중착된 경우와 capping layer가 없는 경우에 대하여 1차 RTA 및 2차 RTA 처리에 의하여 Co와 Si 간의 반응에 의한 코발트 실리사이드 형성을 관찰한 결과이다. 그림 1의 실리콘 산화막이 제거된 Si 기판 상에서의 결과와는 달리 TiN capping layer가 있는 경우와 capping layer가 없는 경우에는 고온의 경우에서도 $100 \Omega/\square$ 이상의 높은 면저항을 보이고 있어 Co와 Si 간의 반응이 거의 이루어지지 않았음을 알 수




그림 6. Cross-sectional TEM micrograph of TiN capped Co/ SiO_2/Si system after 1st RTA at 660°C for 30 sec (a) before metal strip, and (b) after metal strip.

있다. 이에 비하여 Ti capping layer가 있는 경우에 1차 RTA 처리 후에 코발트 실리사이드의 형성에 의하여 면저항이 감소된 것을 볼 수 있다. 또한 이 경우 2차 RTA 처리 후에는 540°C 이상의 온도에서 모두 $5 \Omega/\square$ 정도의 저항 값을 보여, 저저항의 CoSi_2 상이 형성된 것을 알 수 있다.

이러한 결과는 단면 TEM 분석을 통하여 확인할 수 있다. 그림 6은 TiN capping layer가 있는 경우에 660°C 에서 1차 RTA 처리 후의 TEM 단면 사진이다. metal strip 전의 상태인 그림 6(a)에서 보듯이, Co와 Si 사이에 2~3 nm 두께의 H_2SO_4 에 의해 생성된 SiO_2 층이 관찰되고 있으며 1차 RTP 처리 후에도 Co와 Si 간의 계면반응은 일어나지 않았음을 알 수 있다. 이에 따라 metal strip에 후에 TiN capping layer와 미반응 Co layer가 제거되어 TEM 사진상에 Si 기판만이 관찰되고 있다(그림 6(b) 참조). 이러한 결과와 비교하여 capping layer로 Ti층이 형성된 경우에는 저온에서도 Co와 Si 간의 계면반응이 활발하게 일어나는 것을 관찰할 수 있다. 그림 7은 540°C 에서 1차 RTA 처리된 후의 TEM 단면 사진을 보여준다. 그림 7(a)의 metal strip 전의 TEM 단면사진에서 540°C 의 열처리에 의해 Co와 Si 간의 반응이 일어남을 알 수 있고, 그림 7(b)의 metal strip 후 TEM 사진에서 Si 기판




그림 7. Cross-sectional TEM micrograph of Ti capped Co/ SiO_2/Si system after 1st RTA at 540°C for 30 sec (a) before metal strip, and (b) after metal strip.




그림 8. Cross-sectional HRTEM micrograph of Ti capped Co/SiO₂/Si system after 1st RTA and at 620°C for 30 sec (after metal strip).

상에 코발트 실리사이드가 형성되어 있음을 알 수 있다. 620°C의 1차 RTA 처리와 metal strip 후 형성된 코발트 실리사이드는 HRTEM 사진 상에서 면간거리를 측정한 결과 CoSi와 CoSi₂ 상임을 확인할 수 있다 (그림 8 참조).

그림 9은 740°C에서 1차 RTA처리 후의 XRD 패턴의 분석결과이다. TiN capping layer가 있는 경우와 capping layer가 없는 경우 코발트 실리사이드의 상은 관찰되지 않으며 Co상과 TiN 상만이 관찰되고 Ti capping layer가 있는 경우 CoSi₂ 상만이 관찰된다. 이

러한 결과는 전술한 TEM 분석결과와도 잘 일치하고 있다. 위의 결과에서 Co/Si 계면에 SiO₂가 2~3 nm 있는 경우에 상부의 Ti의 확산 침투로 인해 Co/Si 계면의 SiO₂가 분해되고 이에 따라 Co/Si 반응이 일어남을 알 수 있다.

4. 결 론

코발트 실리사이드의 형성에 있어 capping layer로 Ti, TiN이 형성된 경우와 capping layer가 없는 경우에 코발트 실리사이드 형성반응을 비교하였다. 실리콘 산화막이 제거된 Si 기판 상에서는 capping layer인 Ti가 Co층으로 확산 침투하여 CoSi₂의 형성을 자연시키는 역할을 한다. 이에 비하여 H₂SO₄에 의하여 실리콘 산화막이 형성된 경우에는 capping layer에서 Ti가 Co층 내로 확산 침투로 인하여 계면의 실리콘 산화막이 분해되어, Co와 Si간의 반응이 일어나, 코발트 실리사이드가 형성됨을 알 수 있다.

참고문헌

- [1] K. K. Ng and W. T. Lynch, IEEE Trans. Electron Devices, ED-34, 503 (1987).
- [2] S. P. Muraka, "Silicide for VLSI Application" Aca-




그림 9. XRD spectra after 1st RTA at 740°C for 30 sec in Co/SiO₂/Si systems.

- demic Press, NY, (1983).
- [3] M. E. Alperin, T. C. Hollaway, R. A. Haken, C. D. Gosemeyer, R. V. Karnaugh, and W. D. Parmantie. IEEE Trans. Electron Devices, **ED-32**, 141 (1985).
 - [4] L. V. D. Hove, K. Maex, R. F. de Keersmaecker, and G. J. Declerck, IEEE Trans. Electron Devices, **ED-34**, 554 (1987).
 - [5] K. Goto, *et al.*, IEICE Trans. Electron., **E77**, 480 (1994).
 - [6] Q. Z. Hong, W. T. shiau, H. Yang, J. A. Kittle, C. P. Chao, H. L. Tsai, S.Krishnan, I. C. Chen, and R. H. Havemann, IEDM 107 (1997).
 - [7] G. E. Georgiou, *et al.*, VMIC 1993, 308 (1993).
 - [8] K. Goto A. Fushida, J. Watanabe, T. Sukegawa, K. Kawamura, T. Yamazaki and T. Sugii, IEDM 1995, 449 (1995).
 - [9] F.M. d'Heurle and C.S. Peterson, Thin Solid Film, **128**, 283 (1985).
 - [10] K. Maex, "Silicide for Integrated Circuits : TiSi₂ and CoSi₂" Materials Science and Engineering, **R11**, 53-153 (1993).