• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.330-336
• /
• 2007

본 논문에서는 디지털 의료 영상 및 진단 분야 그리고 산업용으로도 활용 가능한 싱글 포톤 계수형 영상센서를 $0.18{\mu}m$ triple-well CMOS(Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계하였다. 설계된 Readout 칩용 싱글 픽셀은 디지털 X-ray 이미지 센서모듈을 간단화 하기 위해 단일 전원전압을 사용하였으며, Preamplifier의 출력 전압인 signal voltage(${\Delta}Vs$)를 크게 하기 위해 Folded Cascode CMOS OP amp를 이용한 Preamplifier를 설계하였으며, 기존의 Readout 칩 외부에서 인가하던 threshold voltage를 Readout 칩 내부에서 생성해 줄 수 있도록 Externally Tunable Threshold Voltage Generator 회로를 새롭게 제안하였다. 그리고, Photo Diode에서 발생하는 Dark Current Noise를 제거하기 위한 Dark Current Compensation 회로를 제안하였으며, 고속 counting이 가능하고, layout 면적이 작은 15bit LFSR(Linear Feedback Shift Resister) Counter를 설계하였다.

• 한국정보통신학회논문지
• /
• 제13권11호
• /
• pp.2373-2377
• /
• 2009

본 연구에서는 3차원 포아송방정식을 이용하여 FinFET의 문턱전압특성을 분석하였다. FinFET는 차세대 나노소자로서 단채널효과를 감소시킬 수 있다는 장점 때문에 많은 연구가 진행중에 있다. 이에 FinFET에서 단채널효과로서 잘 알려진 문턱 전압이하 스윙 및 문턱 전압 등을 3차원 포아송방정식의 분석학적 모델로 분석하고자 한다. 나노소자인 FinFET의 구조적 특성을 고찰하기 위하여 채널의 두께, 길이, 폭 등의 크기요소에 따라 분석하였다. 본 논문에서 사용한 분석학적 3차원 포아송방정식의 포텐셜모델 및 전송모델은 여러 논문에서 3차원 수치해석학적 값과 비교하여 그 타당성이 입증되었으므로 이 모델을 이용하여 FinFET의 문턱전압특성 및 문턱전압이하 특성을 분석하였다.

• 식물병연구
• /
• 제19권3호
• /
• pp.196-200
• /
• 2013

콩 점무늬병이 수량에 미치는 영향을 평가하고 경제적 방제수준을 설정하고자 본 시험을 수행하였다. 점무늬병 발병정도와 주당 협수, 주당 총립수, 주당 총립중, 등숙률, 100립중 및 수량과의 상관계수는 각각 -0.90, -0.90, -0.92, -0.99, -0.90, -0.94로 통계적으로 고도의 유의성을 나타내었다. 콩 점무늬병의 병반면적률이 증가됨에 따라 수량은 반비례하여 감소하였는데, 콩 점무늬병 발병정도(x)에 따른 수량(y) 예측모델을 산출한 결과, 회귀식은 y = -3.7213x + 354.99($R^2$= 0.9047)로 고도의 부의 상관이 있었다. 이 회귀식을 토대로 경제적 피해허용수준은 병반 면적률 3.3%, 경제적 방제수준(ET)은 병반면적율 2.6%로 설정할 수 있었다.

• 한국수자원학회논문집
• /
• 제41권5호
• /
• pp.527-544
• /
• 2008

GPD 모형은 수문학 극치확률량 해석에 주로 적용되어 왔다. 극치 통계의 주목적은 드문 사상의 예측이며, 주요 문제점으로는 임계값 또는 임계값 초과치들에 대한 정확한 산정방법이 없어 그 추정이 매우 어렵다는 것이다. 본 연구에서는 임계값 또는 임계값 초과치들을 산정하기 위하여 4가지 방법을 적용하였다. 그 비교를 위하여 GPD 모형에 적용하여 7개의 지속시간(1, 2, 3, 6, 12, 18 및 24시간)과 10개의 재현기간(2, 3, 5, 10, 20, 30, 50, 70, 80 및 100년)에 대한 매개변수 및 Quantile을 추정하였다. 3변수 GPD의 매개변수 및 Quantile을 추정하기 위하여 MOM, ML과 PWM을 적용하였다. 적합도를 추정하기 위하여 K-S, CVM 및 A-D 검정을 수행하였고 Monte Carlo 실험으로 상대 제곱근오차를 산정하였다. 이러한 방법들을 이용하여 임계값 산정방법들을 비교하여 최적화된 방법을 추정하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.928-930
• /
• 2009

본 연구에서는 3차원 포아송방정식을 이용하여 FinFET의 문턱전압특성을 분석하였다. FinFET는 차세대 나노소자로서 단채널효과를 감소시킬 수 있다는 장점 때문에 많은 연구가 진행중에 있다. 이에 FinFET에서 단채널효과로서 잘 알여진 문턱전압이하 스윙 및 문턱전압 등을 3차원 포아송방정식의 분석학적 모델로 분석하고자 한다. 나노소자인 FinFET의 구조적 특성을 고찰하기 위하여 채널의 두께, 길이, 폭 등의 크기요소에 따라 분석하였다. 본 논문에서 사용한 분석학적 3차원 포아송방정식의 포텐셜모델 및 전송모델은 여러 논문에서 3차원 수치해석학적 값과 비교하여 그 타당성이 입증되었으므로 이 모델을 이용하여 FinFET의 문턱전압 특성 및 문턱전압이하 특성을 분석하였다.

• 한국정보통신학회논문지
• /
• 제10권7호
• /
• pp.1222-1228
• /
• 2006

본 논문에서는 적응적 임계값과 반화소 움직임 벡터를 이용한 비디오 워터마킹 방법을 제안한다. 기존의 방법은 모든 매크로블록에 대해 워터마크삽입 조건을 검색하고, 임의의 움직임 벡터에 워터마크가 삽입되므로 움직임 벡터 변경이 많고, 비가시성이 떨어진다. 제안한 방법은 PMV를 이용하여 임계값을 생성하고, 임계값보다 큰 움직임 벡터에 워터마크를삽입하므로 움직임 벡터 변경 횟수가 적고, 비가시성이 향상된다. 실험결과 제안한 방법은 바디오 비트스트림에 따라 평균 5.4 dB ~ 9.3 dB 의 비가시성 특성이 향상됨을 알 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제10권6호
• /
• pp.243-249
• /
• 2010

본 논문에서는 대칭형 이중 게이트 MOSFET의 회로해석에 대한 등가모델을 제시하고자 해석적 모델을 연구하였다. 본 연구의 해석적 모델에 사용된 방법은 2차원 포아송 방정식의 해를 가정하여 표면 전위 관계식을 유도하여 실리콘 몸체 내의 전위분포를 풀어 드레인 전압 변화에 대한 문턱전압 관계식을 도출하였다. 단채널 및 장채널 실리콘 채널에서 모두 해석이 가능한 해석적 모델을 적용 가능하도록 하기 위해 MOSFET의 채널 길이에 따른 제한된 지수함수를 적용함으로써 수백 나노미터까지 해석이 가능한 대칭형 이중 게이트 MOSFET 해석적 모델을 연구하였다.

• 한국산학기술학회논문지
• /
• 제11권10호
• /
• pp.3950-3957
• /
• 2010

무선 센서 네트워크는 한정된 자원의 센서 노드들로 구성되어 있고, 한번 구성된 후에는 유지 보수가 어렵다는 단점을 갖고 있다. 따라서 무선 센서 네트워크에서는 에너지 소비를 최소화하고, 한정된 자원을 효율적으로 사용하여 네트워크 수명을 최대화하는 것이 중요한 문제이다. 본 논문에서는 클러스터링 방식에서 클러스터 수를 효율적으로 지정하여 에너지 소모량을 최적화하는 기법을 제안한다. 이 기법은 무선 전송에 소비되는 에너지양은 거리(임계값)에 따라 많은 차이가 있으므로 이러한 임계값을 고려하여 클러스터 수를 지정함으로써 에너지 소비를 줄이는 방식이다. 실험을 통하여 제안된 클러스터링 기법은 LEACH(Low-Energy Adaptive Clustering Hierarchy)에 비해 전체 에너지 소모량 측면에서 높은 성능을 나타냄을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제44권8호
• /
• pp.17-22
• /
• 2007

본 논문에서는 1-bit 샘플러를 사용한 비동기식 초광대역 임펄스 수신기의 임계값 추정 알고리즘을 제안하였다. 수신된 신호의 에너지를 측정하여 임계값을 추정하는 기존의 방식과 달리 제안된 임계값 추정 알고리즘은 1-bit 샘플러를 통과한 이진 데이터만을 사용함으로써 하드웨어적인 복잡도를 크게 낮추었으며, 이론적인 최적 임계값에 근접한 성능을 나타내었다. 제안된 임계값 추정 알고리즘은 이론적인 검증과 함께 IEEE 802.15.4a의 채널 모델을 이용한 컴퓨터 모의실험을 통해 성능을 입증하였다.

• 전자공학회논문지D
• /
• 제36D권4호
• /
• pp.77-85
• /
• 1999

본 논문은 진성영역에서 공핍증 폭이 선형적으로 변화한다는 가정을 도입하고 전자이동도의 수평 및 수직 전계 이존성을 고려하여 단채널 MOSFET의 {{{{ { I-V }_{ } }}}} 특성에 대한 해석적 모형을 제시하였다. 이 모형으로부터 전 동작영역에 걸쳐 적용되는 문턱전압 방정식과 드레인전류 방정식을 도출하였다. 본 모형의 타당성을 검토하기 위하여 위 식들의 계산을 수행하였고, 그 결과 채널길이가 짧아짐에 따라 문턱전압이 지수함수적으로 감소하였으며, 아울러 채널길이변조, 채널이동로 열화 등을 본 모형에 의하여 일괄적으로 설명할 수 있었다.