• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.68-73
• /
• 2006

본 논문에서는 SoC(System On a Chip)의 효율적인 설계와 빠른 검증을 위해서 Active-HDL과 Matlab의 Simulink를 연동하여 HDL, SystemC 및 알고리즘 레벨의 추상화를 동시에 통합하여 시뮬레이션 할 수 있는 방법론을 제시하고, 이를 이용한 다채널 스피커의 직렬연결 기법을 설계 및 구현하였다. 구현은 ARM 프로세서와 Xilinx Virtex4 FPGA를 기반으로 하고 AMBA 버스를 사용하여 연동하는 SoC Master 보드 상에서 이루어졌다. 이러한 방법은 하드웨어 부분의 RTL 코드를 IP화하여 소프트웨어 부분과 동시에 검증 할 수 있는 장점을 가지고 있으며 직렬 연결 스피커 시스템과 같이 많은 신호처리를 하는 부분에서 쉽고 빠르게 설계를 진행할 수 있음을 보였다.

• 한국산학기술학회논문지
• /
• 제11권7호
• /
• pp.2693-2701
• /
• 2010

연안구역(Coastal Zone)은 “생태 환경적으로 통합된 장”으로 해역과 육역을 포함하는 통합된 공간이며 C.Z.M은 해안자원의 보전과 활용을 위하여 체계적이고 지속적으로 연안구역(Coastal Zone)을 통합 조정할 수 있는 실행 전략시스템이다. 따라서 본 연구는 국내 외 C.Z.M을 사례로 운영과정에서 나타나는 메커니즘을 역할분담, 조정 및 협력, 참여 유도 차원에서 조사 분석하였다. 이를 통해 이 연구는 해안관리의 정책방향이 조화될 수 있도록 하는 평가체계 구축, 지속적 해안관리를 위한 안정적 지원체계 구축, 이해관계자의 협력을 도모하는 조정체계 구축, 관리역량 강화 및 참여유도를 위한 교육체계 구축 등을 선진사례의 공통된 관리특성으로 도출하였다. 마지막으로 본 연구는 국내외 연안구역관리의 메카니즘에 나타난 공통의 가치를 바탕으로, 지역차원에서 국내 연안구역(Coastal Zone)관리시스템을 올바르게 구축하기 위한 시사점을 제시하였다.

• 디지털융복합연구
• /
• 제10권9호
• /
• pp.1-13
• /
• 2012

본 연구는 현재운용중인 국방정보통신망의 운용실태와 시스템의 구조 관리, 통신선로, 선로용 보안장비, 네트워크 및 소프트웨어의 관리, 보관중인 자료와 전송자료, 우리 군(軍)의 C4I체계에 대한 전반적인 취약점에 대해 분석을 실시하였다. 특히, 이중에서도 차후 전장에서 정보전의 핵심이 될 수 있는 육군전술지휘정보체계(C4I)에 대해 중점적으로 분석을 실시하여, 제시된 취약요소를 토대로 정보보호 적용방안을 제시하였다. 첫째, C4I 체계의 취약요소에 실질적으로 적용될 수 있는 보안운용체제, 인증제도, 바이러스 및 악성소프트웨어에 대한 대비, 가상사설망(VPN), 침입차단 탐지시스템, 방화벽 등 다양한 정보보호 요소기술을 제시함으로써 네트워크, 하드웨어(컴퓨터보안), 통신측면(통신보안)에서 강구될 수 있는 방안을 마련하였다. 둘째, 최근 사회적으로 이슈가 되고 있는 해커전에 대비하기 위해 해킹수법의 분석을 통한 위협을 살펴봄으로써 육군전술지휘정보망에 대한 대응책을 수립할 수 있도록 방안을 제시하였음. 셋째, 합리적인 국방정보보호체계를 구축하기 위해서 정보보호 관련된 제도 및 규정, 조직의 정비와 보완 등 여러 가지 선행되어야 할 요인들을 제시함으로써 효율성 높은 국방정보보호 체계를 구축할 수 있는 기반을 마련하였다. 본 연구의 결과를 바탕으로 얻어진 결론을 제시하면 성공적인 정보보호체계의 구축을 위해서는, 여러 기종의 다양한 보안시스템을 통하여 침입행위를 실시간으로 탐지하고 신속한 대응을 수행하며 침입관련 정보를 수집 분석하여 적절한 구성정보를 유지하여 주는 효율적인 '통합보안시스템'의 구성 운영이 필수적임을 강조한다.

• 전기학회논문지
• /
• 제59권3호
• /
• pp.664-668
• /
• 2010

This paper presents a System-On-a-chip (SoC) for embedded image processing and pattern recognition applications that need Gaussian Pyramid structure. The system is fully implemented into Field-Programmable Gate Array (FPGA) based on the prototyping platform. The SoC consists of embedded processor core and a hardware accelerator for Gaussian Pyramid construction. The performance of the implementation is benchmarked against software implementations on different platforms.

• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회 1998년도 추계학술대회 논문집
• /
• pp.166-170
• /
• 1998

Classification and Coding(C&C) systems as a core of design information management have been accomplished by many studies in terms of design and manufacturing attribute based on Group Technology. Those are very difficult to apply in make-to-order(MTO) manufacturing because the environment of MTO has various characteristics of product, many licensors, engineering change, insufficiency of integrated management system for codes and so on. This paper presents a suitable C&C system to MTO manufacturing which consider management level and drawing.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2007년도 춘계학술대회 논문집
• /
• pp.751-752
• /
• 2007

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1991년도 학술발표회 논문집
• /
• pp.58-63
• /
• 1991

This paper describes development of small scale voice dialing system using TMS320C30. Recognition vocabuliary is used 50 department name within university. In vocabulary below the middle scale, word unit recognition is more practice than phoneme unit or syllable unit recognition. In this paper, we performend recognition and model generation using DMS(Dynamic Multi-Section) and implemeted voice dialing system using TMS320C30. As a result of recognition, we achieved a 98% recognition rate in condition of section 22 and weight 0.6 and recognition time took 4 seconds.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.35-44
• /
• 2005

SoC 설계 기술의 발달로 하나의 칩 내에 집적되는 시스템이 다양한 기능을 수행함에 따라 높은 버스 대역폭이 요구되고 있으며, 시스템 버스의 성능이 전체 시스템의 성능에 큰 영향을 미치고 있다. 본 논문은 다중 마스터를 갖는 SoC용 플랫폼의 효율적인 버스 자원 관리를 위해 다층 구조를 갖는 공유 버스의 레이턴시 모델을 제시하였다. 제안된 모델을 이용하여 시스템의 특성과 레이어 및 마스터 수의 증가에 따른 버스의 레이턴시를 분석하였다. 레이턴시 모델을 통해 유도된 버스 처리량과 MPEG, USB2.0과 같은 IP를 포함하는 SoC플랫폼이 필요로 하는 처리량과의 비교를 통해 IP 수에 적합한 버스 레이어를 정량화하여 특정 SoC플랫폼에 최적인 멀티레이어 구조를 도출하였다. 끝으로 제안된 모델의 레이턴시와 MaxSim을 이용한 버스의 레이턴시를 비교하였을 때, 싱글레이어와 멀티레이어에서 각각 $96\%$와 $85\%$ 이상의 정확도를 보였다.

• Journal of Veterinary Science
• /
• 제22권6호
• /
• pp.76.1-76.15
• /
• 2021

Background: The development of a vaccine for Jembrana disease is needed to prevent losses in Indonesia's Bali cattle industry. A DNA vaccine model (pEGFP-C1-tat) that requires a functional delivery system will be developed. Polylactic-co-glycolic acid (PLGA) may have potential as a delivery system for the vaccine model. Objectives: This study aims to evaluate the in vitro potential of PLGA as a delivery system for pEGFP-C1-tat. Methods: Consensus and codon optimization for the tat gene was completed using a bioinformatic method, and the product was inserted into a pEGFP-C1 vector. Cloning of the pEGFP-C1-tat was successfully performed, and polymerase chain reaction (PCR) and restriction analysis confirmed DNA isolation. PLGA-pEGFP-C1-tat solutions were prepared for encapsulated formulation testing, physicochemical characterization, stability testing with DNase I, and cytotoxicity testing. The PLGA-pEGFP-C1-tat solutions were transfected in HeLa cells, and gene expression was observed by fluorescent microscopy and real-time PCR. Results: The successful acquisition of transformant bacteria was confirmed by PCR. The PLGA:DNA:polyvinyl alcohol ratio formulation with optimal encapsulation was 4%:0.5%:2%, physicochemical characterization of PLGA revealed a polydispersity index value of 0.246, a particle size of 925 nm, and a zeta potential value of -2.31 mV. PLGA succeeded in protecting pEGFP-C1-tat from enzymatic degradation, and the percentage viability from the cytotoxicity test of PLGA-pEGFP-C1-tat was 98.03%. The PLGA-pEGFP-C1-tat demonstrated luminescence of the EGFP-tat fusion protein and mRNA transcription was detected. Conclusions: PLGA has good potential as a delivery system for pEGFP-C1-tat.

• 정보보호학회논문지
• /
• 제14권5호
• /
• pp.97-107
• /
• 2004

본 논문에서는 생체 정보를 이용한 사용자 인증분야에서 가장 널리 사용되는 지문의 특징점 추출기의 SoC(System-on-Chip) 구현을 보인다. 일반적인 지문 특징점 추출 방식은 이진화, 세선화 방법을 사용하는데, 저화질 지문 이미지의 경우 많은 오류가 발생하여 지문인식시스템 전체의 정확도를 떨어뜨리는 문제가 있다. 이러한 문제를 해결하기 위해 지문 이미지에서 융선을 직접 추적하여 특징점을 추출하는 알고리즘이 제안되었으나, 연산량이 많아 스마트카드와 같은 소규모 시스템에서 소프트웨어만으로 수행하기 어렵다는 문제점이 있다. 본 논문에서는 융선추적 알고리즘을 스마트카드용 SoC에서 구현하기 위한 방법을 제안한다. 하드웨어의 효율성을 높이기 위하여 융선추적 알고리즘을 변형하였으며, 알고리즘의 각 기능 블록은 수행할 연산량, 하드웨어 비용과 활용도, 그리고 시스템 효율성 등이 고려되어 하드웨어와 소프트웨어로 분리 구현되었다. 구현된 용선추적을 이용한 지문 추출기는 SoC용 IP로 개발이 되어, 여러가지 스마트카드용 SoC에서 사용될 수 있다.