• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.706-711
• /
• 2014

A low power 6-bit flash ADC that uses an input voltage range detection algorithm is described. An input voltage level detector circuit has been designed to overcome the disadvantages of the flash ADC which consume most of the dynamic power dissipation due to comparators array. In this work, four digital input voltage range detectors are employed and each input voltage range detector generates the specific clock signal only if the input voltage falls between two adjacent reference voltages applied to the detector. The specific clock signal generated by the detector is applied to turn the corresponding latched comparators on and the rest of the comparators off. This ADC consumes 68.82 mW with a single power supply of 1.2V and achieves 4.3 effective number of bits for input frequency up to 1 MHz at 500 MS/s. Therefore it results in 4.6 pJ/step of Figure of Merit (FoM). The chip is fabricated in 0.13-um CMOS process.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.1394-1397
• /
• 1993

A Fuzzy Microprocessor(FMP) is presented, which is suitable for real-time control applications. The features include high speed inference of maximum 114K FLIPS at 20MHz system clocks, capability of up to 128-rule construction, and handing of 8 input variables with 8-bit resolution. In order to realize these features, the fuzzifier circuit and the processing element(PE) are well optimized for LSI implementation. The chip fabricated in 1.2$\mu\textrm{m}$ CMOS technology contains 71K transistors in 82.8 $\textrm{mm}^2$ die size and is packaged in 100-pin plastic QFP.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.246-247
• /
• 2007

최근 KEPRI-LSIS가 공동 개발한 하이브리드형 초전도 한류기 동작 시, 사고 검출을 담당하는 초전도체의 최적 설계에 적용하기 위하여 Au/YBCO 박막의 ��치 회복 특성을 조사하였다. $600\;V_{rms}$, 3 ms의 사고가 초전도 박막에 인가되었을 때, ��치가 종료된 이후 초전도성을 회복하기 위해 142 ms의 시간이 소요되었다. 또한 인가 시간이 증가함에 따라 소요 시간도 비례하여 증가하여 4 ms 동안 인가되었을 때, ��치 회복 시간은 272 ms로 측정되었다.

• Journal of Electrical Engineering and Technology
• /
• 제2권2호
• /
• pp.263-266
• /
• 2007

We report a nickel optical MEMS switch, being able to rotate through a large angle and to accommodate multiple channels. The proposed optical switch consists of a thin nickel mirror and two torsion springs supporting the mirror. The torsion springs are designed using a finite element method (FEM) such that plastic deformation of the thin nickel is avoided during the large torsion actuation. For switching speed improvement, transient vibration of the released mirror is suppressed by optimizing the mirror design and a fast switching response of $200\;{\mu}s\;(pull-down)/300\;{\mu}s\;(pull-up)$ is demonstrated.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1734-1737
• /
• 2019

This paper presents a prediction structure with a Hybrid Dynamic Branch Prediction (HDBP) scheme which decreases the number of stalls. In the application, a branch history register is dynamically adjusted to produce more unique index values of pattern history table (PHT). The number of stalls is also reduced by using the modified gshare predictor with a long history register folding scheme. The aliasing rate decreased to 44.1% and the miss prediction rate decreased to 19.06% on average compared with the gshare branch predictor, one of the most popular two-level branch predictors. Moreover, Compared with the gshare, an average improvement of 1.28% instructions per cycle (IPC) was achieved. Thus, with regard to the accuracy of branch prediction, the HDBP is remarkably useful in boosting the overall performance of the superscalar processor.

• 한국통신학회논문지
• /
• 제39A권4호
• /
• pp.180-187
• /
• 2014

본 논문에서는, 하향 다중 사용자 MIMO 환경에서 간섭 검출 및 제거를 하기위해 확장된 fixed-complexity sphere decoder (FSD) 알고리즘이 제안되었다. 제안된 알고리즘은, generalized sphere decoder (GSD) 알고리즘을 이용한 채널행렬 확장과 간섭신호와 요구신호를 고려한 채널행렬 순서화를 통해 FSD 알고리즘을 간섭신호 검출에 활용 가능하도록 확장 하였다. IEEE802.11ac의 통신모드 중 네 명의 다중 사용자에게 각각 702 Mbit/s 전송이 가능한 환경의 몬테카를로실험을 통해서, 제안된 알고리즘이 10% packet error rate기준으로 간섭제거 기능이 없는 maximum-likelihood 검출성능 대비 $E_b/N_0$가 약 3 dB 향상됨을 보여주었다.

• ETRI Journal
• /
• 제38권3호
• /
• pp.479-486
• /
• 2016

System-on-chip (SoC) designs have a number of flip-flops; the more flip-flops an SoC has, the longer the associated scan test application time will be. A scan shift operation accounts for a significant portion of a scan test application time. This paper presents physical-aware approaches for speeding up scan shift operations in SoCs. To improve the speed of a scan shift operation, we propose a layout-aware flip-flop insertion and scan shift operation-aware physical implementation procedure. The proposed combined method of insertion and procedure effectively improves the speed of a scan shift operation. Static timing analyses of state-of-the-art SoC designs show that the proposed approaches help increase the speeds of scan shift operations by up to 4.1 times that reached under a conventional method. The faster scan shift operation speeds help to shorten scan test application times, thus reducing test costs.

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2007년도 제28회 춘계학술대회논문집
• /
• pp.185-188
• /
• 2007

액체 및 고체추진기관의 내열부품으로 사용하기 위하여 Liquid Silicon Infiltration(액체 실리콘 함침) 공정이 적용된 C/SiC 복합재료를 개발하였다. 탄소섬유 및 탄소직물을 사용하여 필리멘트 와인딩, 테이프 롤링 및 인벌루트 적층 공법이 사용된 다양한 탄소 프리폼이 제작되었다. 내열 부품으로써의 열구조 성능을 극대화시키기 위하여 SiC 함유량, 열처리 조건, 수지 및 기상 함침 조건을 변화시키면서 시편을 제작하고 평가하였다. C/SiC 복합재료를 액체 및 고체추진기관의 내열부품으로 사용하기 위하여 연소시험을 수행하였으며 내열 성능 해석을 위한 수학적 삭마 모델이 개발되었다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.44-52
• /
• 2002

반도체 기술의 발달로 인하여 메모리가 고집적화 됨에 따라 테스트의 복잡도와 시간도 같이 늘어나게 되었다. 실제로 널리 쓰이는 메모리 테스트 방법인 March 알고리듬은 DRAM에서 발생되는 고장을 검출하기 위해 고안된 것이다. 그러나 DRAM의 집적도가 증가함으로 반드시 고려해야 하는 이웃 패턴 감응 고장을 기존의 March 알고리듬으로는 테스트할 수 없고 DRAM의 이웃 패턴 감응 고장을 테스트하기 위한 기존 알고리듬들은 메모리 셀의 개수를 n이라고 할 때 $O(N^2)$의 복잡도를 갖기 때문에 테스트 시간을 많이 소요하게 된다. 본 논문에서는 메모리 테스트에 많이 쓰이는 March 알고리듬을 확장하여 메모리의 이웃 패턴 감응 고장 검출율을 효과적으로 높일 수 있는 알고리듬을 제안하였다.

• 정보과학회지
• /
• 제1권1호
• /
• pp.42-49
• /
• 1983

전산기의 신뢰도(reliability)라 함은 사용자가 제출한 입력에 대하여 전산 기가 제공하는 결과의 신빙성의 척도라할 수 있는데, 이것은 주어진 전산기의 부 분품 하나하나가, 그리고 프로그램의 하나하나의 instruction이 설계당시에 목적한 성능을 얼마나 잘 유지하고 있는가를 측정하는 척도라고 볼 수 있습니다. 이 신 뢰도는 전산기의 수명, 필요할 때 전산기가 가동할 확율, 또는 전산기의 성능으로 나타낼 수 있습니다. 제2세대 이전의 전산기들에서는 전자공업과 전산기 기술의 불충분한 발전으로 인하여 비용과 기계의 크기의 한정 때문에 신뢰도 향상을 위 한 대책이 거의 없었습니다. 따라서 현재 볼 수 있는 American Air Line의 SABRE(Semi Automatic Business Research Environment), Bell 전화 연구소의 ESS-I, II, III(Electronic Switching System), IBM의 FMS(Future Manufacturing System)과 같은 real-time 씨스템으로서의 응용분야의 개발은 상 당히 어려운 문제였습니다. 그러나 전자공업의 비약적인 발전에 힘입어 금세대의 범용전산기의 설계가 가능하게 되었고, 오퍼레이팅 씨스템의 발전으로 인하여 multiprogramming, time-sharing, real-time 씨스템 등의 응용분야의 개발이 활발 하게 되었습니다. 이러한 응용분야의 활발한 개발과, 대규모 집적회로 (LSI)의 개 발로 ROM(Read Only Memory)의 가격화, 그리고 microprogram의 보급 등으로 특수 목적의 time sharing operation을 위한 소형 전산기가 발전하게 되었으며 종 래의 범용 전산기 대신에 CDC의 string unit과 pipeline을 이용한 STAR 100과 일리노이 대학의 256processor와 Burrough의 B6500로 구성된 ILLIAC-IV와 같은 초대형 전산기가 등장하게 되었습니다.