• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.586-592
• /
• 2014

본 논문에서는 DT-CMOS(Dynamic Threshold voltage Complementary MOSFET) 스위칭 소자를 사용한 DC-DC Buck 컨버터를 제안하였다. 높은 효율을 얻기 위하여 PWM 제어방식을 사용하였으며, 낮은 온 저항을 갖는 DT-CMOS 스위치 소자를 설계하여 도통 손실을 감소시켰다. 제안한 Buck 컨버터는 밴드갭 기준 전압 회로, 삼각파 발생기, 오차 증폭기, 비교기, 보상 회로, PWM 제어 블록으로 구성되어 있다. 삼각파 발생기는 전원전압(3.3V)부터 접지까지 출력 진폭의 범위를 갖는 1.2MHz의 주파수를 생성하며, 비교기는 2단 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 이득과 $64^{\circ}$의 위상여유를 갖도록 설계하였다. 또한 제안한 Buck 컨버터는 current-mode PWM 제어회로와 낮은 온 저항을 갖는 스위치를 사용하여 100mA의 출력 전류에서 최대 95%의 효율을 구현하였으며, 1mA 이하의 대기모드에도 높은 효율을 구현하기 위하여 LDO 레귤레이터를 설계하였으며, 또한 2개의 IC 보호 회로를 내장하여 신뢰성을 확보하였다.

• ETRI Journal
• /
• 제36권3호
• /
• pp.352-360
• /
• 2014

This paper presents a 900 MHz zero-IF RF transceiver for IEEE 802.15.4g Smart Utility Networks OFDM systems. The proposed RF transceiver comprises an RF front end, a Tx baseband analog circuit, an Rx baseband analog circuit, and a ${\Delta}{\Sigma}$ fractional-N frequency synthesizer. In the RF front end, re-use of a matching network reduces the chip size of the RF transceiver. Since a T/Rx switch is implemented only at the input of the low noise amplifier, the driver amplifier can deliver its output power to an antenna without any signal loss; thus, leading to a low dc power consumption. The proposed current-driven passive mixer in Rx and voltage-mode passive mixer in Tx can mitigate the IQ crosstalk problem, while maintaining 50% duty-cycle in local oscillator clocks. The overall Rx-baseband circuits can provide a voltage gain of 70 dB with a 1 dB gain control step. The proposed RF transceiver is implemented in a $0.18{\mu}$ CMOS technology and consumes 37 mA in Tx mode and 38 mA in Rx mode from a 1.8 V supply voltage. The fabricated chip shows a Tx average power of -2 dBm, a sensitivity level of -103 dBm at 100 Kbps with PER < 1%, an Rx input $P_{1dB}$ of -11 dBm, and an Rx input IP3 of -2.3 dBm.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.423-424
• /
• 2011

본 논문은 IEEE 802.15.4g SUN (Smart utility network)을 지원하는 920 MHz 대역 RF 송수신단 통합회로 구조를 제안한다. 제안하는 통합회로는 920 MHz에서 동작하고 구동증폭기, RF 스위치, 그리고 저잡음 증폭기로 구성되어 있다. 송신모드에서는 구동 증폭기가 동작하는데 싱글 구조로 설계되어 트랜스퍼머에 의한 출력 신호 손실을 제거 하였고 또한 RF 스위치의 위치를 수신단에 적용하여 출력 신호 손실을 제거 하였다. 수신모드에서는 RF 스위치와 저잡음 증폭기가 동작되는데 싱글 입력 신호에 대해 차동 출력 신호를 제공할 수 있다. 구동증폭기의 부하와 저잡음 증폭기의 입력 정합회로는 한 개의 LC 공진회로를 공유하여 칩 면적을 최소화 할 수 있다. 본 논문에서 제안하는 통합회로는 $0.18-{\mu}m$ CMOS 공정을 사용하여 설계하였고, 1.8 V 공급 전압에서 구동증폭기는 3.6 mA, 저잡음 증폭기는 3.1 mA의 전류를 소모한다.

• International Journal of Aeronautical and Space Sciences
• /
• 제11권3호
• /
• pp.201-205
• /
• 2010

DC/DC Switching power converters are commonly used to generate regulated DC output voltages with high-power efficiencies from different DC input sources. A switching converter utilizes one or more energy storage elements such as capacitors, or transformers to efficiently transfer energy from the input to the output at periodic intervals. The fundamental boost converter studied here consists of a power metal-oxide semiconductor field effect transistor switch, an inductor, a capacitor, a diode, and a pulse-width modulation circuit with oscillator, amplifier, and comparator. A buck converter containing a switched-mode power supply is also studied. In this paper, the electrical characteristics of DC/DC power converters are simulated by simulation program with integrated circuit emphasis (SPICE). Furthermore, power efficiency was analyzed based on the specifications of each component.

• 한국전자파학회논문지
• /
• 제28권8호
• /
• pp.610-618
• /
• 2017

본 논문에서는 868/915 MHz 대역의 CMOS ZigBee RF 송수신기를 설계, 제작하였다. 무스위치 정합 네트워크를 이용하여 외부 스위치를 사용하지 않아 저가격화 실현이 가능하게 하였고, 스위치의 삽입 손실을 없애 RF 수신기의 잡음지수와 송신기의 출력전력 대비 전력소모에 이득을 가져올 수 있었다. 수신기는 저잡음 증폭기와 믹서, 기저대역 아날로그 회로로 구성되었고, 송신기는 기저대역 아날로그 회로, 믹서, 드라이버 증폭기로 구성되었으며, 주파수 합성기는 정수분주기 구조이다. 제안된 ZigBee RF 송수신기는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 단일칩 full transceiver 형태로 설계, 제작하었다. 측정 결과, 수신기의 최대 이득은 97.6 dB이고, 잡음지수는 6.8 dB이다. 수신 모드의 전류소모는 32 mA, 송신 모드의 전류소모는 33 mA이다.

• 대한전자공학회논문지TC
• /
• 제47권4호
• /
• pp.31-37
• /
• 2010

본 논문에서는 셀룰러와 ISM 대역에서 동작하는 이중 대역 고효율 F급 전력증폭기를 제안하였으며, 이를 위해 우선적으로 E-pHEMT FET를 사용하여 두 (840MHz, 2.4GHz) 대역에서 동작하는 각각의 단일 F급 PA를 설계하여 효율을 확인였다. 그 결과, 840MHz에서 동작하는 PA의 경우 출력 전력 24.4dBm에서 81.2%의 효율을 얻었고, 2.4GHz에서 동작하는 PA는 출력 전력 22.4dBm에서 93.5%의 효율을 얻었다. 이후 두 대역에서의 성능을 이중 대역 F급 전력증폭기에서 구현하기 위하여 이상적인 SPDT 스위치의 개념을 적용한 이중 대역 고조파 제어 회로를 설계하였다. 실제 SPDT 스위치를 적용하기 이전 단계로써 전송선로의 길이를 조절하여 이중 대역에서 동작하는 F급 증폭기를 개발하였다. 실험 결과, 840MHz 모드의 경우에 23.5dBm에서 60.5%의 효율을, 2.4GHz 모드는 19.62dBm에서 50.9%의 효율을 얻을 수 있었다. 이는 저가의 2GHz 이하에서 사용되는 FR-4기판에서도 그 이상의 고조파 제어가 가능하고 고효율의 F급 전력 증폭기 제작이 가능함을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.133-135
• /
• 2004

As a result of the recent advances in magnetic materials, the Magnetic Amplifier(Magamp) technique is one of the reliable and cost-effective postregulation method for multiple-output power supply. This is true for high-current postregulated output since at highter output current the efficiency of linear postregulation is unacceptably low, while the complexity of more efficient switch mode postregulator is associated with a significant cost. Magamp have some advantages of higher power density, simple control circuit, good regulation, high frequency and high performance. In this paper, Operation principle of proposed approach and a performance of magamp control circuit with TL431 is described. The comparative analysis of magamp circuit and buck regulator circuit with 20W load condition is conducted. Experimental verifications on multi-output flyback converter are conducted. Simulations and experimental results show that the proposed approach is efficiency and voltage regulation of the auxiliary output is excellent.

• 전기전자학회논문지
• /
• 제12권3호
• /
• pp.176-183
• /
• 2008

본 논문에서는 DTMOS(Dynamic Threshold voltage MOSFET) 스위칭 소자를 사용한 고 효율 전원 제어 장치 (PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DTMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기(Saw-tooth generator), 밴드갭기준 전압 회로(Band-gap reference circuit), 오차 증폭기(Error amplifier), 비교기(Comparator circuit)가 하나의 블록으로 구성되어 있다. 삼각파 발생기는 그라운드부터 전원 전압(Vdd:3.3V)까지 출력 진폭 범위를 갖는 1.2MHz 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 DC gain과 $64^{\circ}$ 위상 여유를 갖도록 설계하였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 한국전자파학회논문지
• /
• 제21권1호
• /
• pp.53-60
• /
• 2010

본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 있으며, 궤환 회로의 경우 7개의 함수 블록으로 구성되어 있다. 본 논문에서는 변화되는 신호 전압을 감지하는 것과 이전 상태를 기억하는 저장 회로에 초점을 두어 불필요한 전력 소비를 제거하였다. 기억 기능 특성을 갖는 궤환 회로의 출력값을 이용하여 통제되는 저잡음 증폭기는 11.39 dB에서 22.74 dB까지 변하며, 최고 이득 모드일 때 잡음 지수가 최적화 되도록 설계되었다. 변환 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 5.68~6.75 mW를 소비한다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.66-71
• /
• 2014

본 논문에서는 초음파 의료 영상 시스템을 위한 아날로그 front-end 집적회로를 $0.18-{\mu}m$ 표준 CMOS 반도체 공정을 이용하여 설계하였다. 제안 된 front-end 회로는 2.6 MHz에서 15-V 고전압 펄스 신호를 생성하는 송신부와 고전압 차단 스위치 및 저전력 저잡음 증폭기에 해당하는 수신부를 모두 포함하고 있으며, 동작 모드에 따라서 송신부의 출력 드라이버를 수신단의 스위치 회로로 재구성이 가능하도록 설계를 하여 기존 front-end 회로와 비교하였을 때 한 채널 당 70% 이상의 칩 면적을 줄일 수 있다. 설계 된 단일 채널 front-end회로는 $0.045mm^2$ 이하의 작은 칩 면적을 차지함으로써 다중 어레이 방식의 초음파 의료 영상 시스템에 적용 시 작은 면적으로 구현이 가능하다.