• 한국재료학회지
• /
• 제21권5호
• /
• pp.255-262
• /
• 2011

This paper has relatively high technical standard and experimental skill. The fabrication of TCO film with high transparency, low resistance and low chromaticity require exact control of several competing factors. This paper has resolved these problems reasonably well, thus recommended for publication. Indium tin oxide(ITO) thin films were by D.C. magnetron roll-to-roll sputter system utilizing ITO and $SiO_2$ targets of ITO and $SiO_2$. In this experiment, the effect of D.C. power, winding speed, and oxygen flow rate on electrical and optical properties of ITO thin films were investigated from the view point of sheet resistance, transmittance, and chromaticity($b^*$). The deposition of $SiO_2$ was performed with RF power of 400W, Ar gas of 50 sccm and the deposition of ITO, DC power of 600W, Ar gas of 50 sccm, $O^2$ gas of 0.2 sccm, and winding speed of 0.56m/min. High quality ITO thin films without $SiO_2$ layer had chromaticity of 2.87, sheet resistivity of 400 ohm/square, and transmittance of 88% and $SiO_2$-doped ITO Thin film with chromaticity of 2.01, sheet resistivity of 709 ohm/square, and transmittance of more than 90% were obtained. As a result, $SiO_2$ was coated on PET before deposition of ITO, their chromaticity($b^*$) and transmittance were better than previous results of ITO films. These results show that coating of $SiO_2$ induced arising chromaticity($b^*$) and transmittance. If the thickness of $SiO_2$ is controlled, sheet resistance value of ITO film will be expected to be better for touch screen. A four point probe and spectrophotometer are used to investigate the properties of ITO thin films.

• 해양환경안전학회지
• /
• 제17권3호
• /
• pp.227-233
• /
• 2011

우리나라 연안 해역은 빈번한 선박조우로 인한 해양사고 발생 잠재 위험이 높은 해역이며 현재 각 항만의 VTS 관제실에서 VHF통달거리를 넘어서 통항하는 선박에 대하여는 정보 파악 자체가 불가능하고, VTS 관제범위 바깥해역에서는 효율적인 교통관리가 어려워 관련사고 예방이 어려운 실정이다. 최근 우리나라는 항만의 확장 및 신항만 개발에 따른 해상교통안전성 평가는 있지만 실시간으로 변화하는 해상교통환경 변화에 따른 위험도 정보를 제공할 수 있는 시스템은 없는 실정이다. 따라서 대상해역에서의 해상교통환경과 관련된 일반적인 정보 및 위험도 정보를 제공하고, 해상교통환경 평가를 통한 해역 위험도 여부를 평가할 수 있는 평가지표 개발이 필요하다. 본 연구에서는 선박운항자의 위험의식을 바탕으로 선박의 전장별, 선박의 조우 형태 중 횡단(Crossing situation) 상황에 따른 마주치는 각도($045^{\circ}$, $090^{\circ}$, $135^{\circ}$), 추월(Overtaking) 및 정면으로 마주치는 경우(Head-on situation)와 좌현, 우현에서 선박을 조우하였을 경우와 항계 내 및 항계 밖에서의 경우, 타선과의 속력 중 비슷하거나 또는 느리거나 빠를 경우, 타선과의 속력차에 따른 경우, 타선과의 거리에 따른 선박운항자의 주관적 위험도를 조사 분석하여 해상교통안전성 평가모델 개발을 위한 기초 식을 제안하였다. 제안한 기초 식은 국내 해상교통환경 평가에 적합한 것임을 확인하였다.

• 한국재료학회지
• /
• 제31권2호
• /
• pp.75-83
• /
• 2021

To cope with automobile exhaust gas regulations, ISG (Idling Stop & Go) and charging control systems are applied to HEVs (Hybrid Electric Vehicle) for the purpose of improving fuel economy. These systems require quick charge/discharge performance at high current. To satisfy this characteristic, improvement of the positive electrode plate is studied to improve the charge/discharge process and performance of AGM(Absorbent Glass Mat) lead-acid batteries applied to ISG automotive systems. The bonding between grid and A.M (Active Material) can be improved by applying the Sand-Blasting method to provide roughness to the surface of the positive grid. When the Sand-Blasting method is applied with conditions of ball speed 1,000 rpm and conveyor speed 5 M/min, ideal bonding is achieved between grid and A.M. The positive plate of each condition is applied to the AGM LAB (Absorbent Glass Mat Lead Acid Battery); then, the performance and ISG life characteristics are tested by the vehicle battery test method. In CCA, which evaluates the starting performance at -18 ℃ and 30 ℃ with high current, the advanced AGM LAB improves about 25 %. At 0 ℃ CA (Charge Acceptance), the initial charging current of the advanced AGM LAB increases about 25 %. Improving the bonding between the grid and A.M. by roughening the grid surface improves the flow of current and lowers the resistance, which is considered to have a significant effect on the high current charging/discharging area. In a Standard of Battery Association of Japan (SBA) S0101 test, after 300 A discharge, the voltage of the advanced AGM LAB with the Sand-Blasting method grid was 0.059 V higher than that of untreated grid. As the cycle progresses, the gap widens to 0.13 V at the point of 10,800 cycles. As the bonding between grid and A.M. increases through the Sand Blasting method, the slope of the discharge voltage declines gradually as the cycle progresses, showing excellent battery life characteristics. It is believed that system will exhibit excellent characteristics in the vehicle environment of the ISG system, in which charge/discharge occurs over a short time.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• 한국지리정보학회지
• /
• 제3권3호
• /
• pp.69-76
• /
• 2000

본 연구는 Web기반의 CAD를 이용한 지리정보시스템으로 시스템 설계자, 운영자, 이용자에게 보다 편리하고 다양한 기능을 제공하기 위해 이루어 졌다. 시스템 구현은 공간자료를 이용하여 HTML, Java Script, ASP, Whip ActiveX Control로 사용자 인터페이스를 구현하였으며 다음과 같은 특징을 갖는다. 첫째, 시스템 설계자는 기존의 Web과 CAD에 대한 기초적인 지식만 있으면 구축이 가능하도록 하였다. 이를 위해 시스템구조는 2계층(2-Tier)으로 단순화하였다. 위치정보는 DWF를 이용한 파일시스템으로 구축하였으며, 속성정보는 확장성을 고려하여 DBMS를 이용하였다. 둘째, 시스템 운영자에게는 고가의 공간엔진을 구입하지 않고도 기존의 Web 방식만으로도 지리정보시스템을 독립적으로 구동할 수 있도록 함으로서 경제성을 갖도록 하였다. 셋째, 인터넷 이용자에게는 고차원적 GIS 기능은 없애고 표현과 검색 기능 중심으로 간략 명료하게 설계하였다. 주요기능은 정보검색, 지도조작, 인쇄 기능 등으로 하며, 필요에 따라 손쉽게 기능추가가 가능하도록 하였다. 이상과 같이 구현된 시스템은 기존 문자나 이미지 중심 방식보다 벡터 방식을 이용하므로 용량이 적을 뿐만 아니라 속도가 매우 빠르다. 또한, 이러한 시스템은 도시의 주요 상권 관광 홍보에 이용할 수 있을 뿐만 아니라 지자체에서 보유하고 있는 벡터지도를 이용할 경우 적은 비용으로 손쉽게 시스템을 구현할 수 있다. 또한, 민간 인터넷 시장에도 적용할 수 있을 것이다.

• 한국ITS학회 논문지
• /
• 제17권5호
• /
• pp.200-209
• /
• 2018

일반적으로 자율주행 차량은 측위를 위하여 GNSS(Global Navigation Satellite System)에서 절대위치 신호를 수신하여 지도에 매칭하는 방식을 사용한다. 하지만 도심이나 터널에서 정상적인 위성신호를 수신하기 어렵기 때문에 추측항법(Dead Reckoning)으로 절대위치를 추측하므로 누적 오차의 주기적 보정이 병행되어야 한다. 본 연구에서는 자율주행시 GNSS 위치 신호 수신이 어려운 터널 내에서 사용되는 추측항법의 오차를 일정수준 이하로 유지하기 위하여 기존 도로시설물을 이용한 오차 보정을 위한 시설물의 선정 방법을 제안하였다. 시설물의 특성으로서 모양, 설치위치 등 '다양성' 검토를 위하여 관련 기준 검토, 영상 및 라이다센서 조사로 얼마나 잘 인지하는 지에 대한 '인지성' 조사, 설치위치 및 간격에 의한 '규칙성'을 조사하여 후보시설물을 선정하였다. 본 연구 결과로 측위오차 보정 지원시설로 소화전함/안내표지(50m), 유도표지등A(300m), Lane Control System(500m), 최고/최저속도제한표지, 제트팬을 선정하였으며, 기존 시설물만으로 오차 보정이 가능하다고 판단하였다. 본 연구의 결과는 자율주행 차량의 터널내 측위보정시 활용될 것으로 기대된다.

• 전자공학회논문지SC
• /
• 제47권5호
• /
• pp.1-8
• /
• 2010

시장과 공장 환경 변화에 따라 생산관리의 용이성, 조작의 편리성, 높은 산업 안정성등의 요구가 본 논문에서는 네트워크기반의 시스템을 도입하여 단점을 보완한 새로운 고속, 초정밀 취출 로봇 제어기를 개발하였다. 개발된 제어기는 크게 티칭 팬던트와 중앙 서버 PC로 구분된다. 중앙 서버 PC는 관리자에게 전체 공정에 관련된 정보를 제공하게 된다. 티칭 팬던트는 중앙 서버 PC와 사출물 취출 로봇에 다리 역할로 사출로봇을 이용하는 사용자에게 제어 기능 및 사용자 인식, 금형파일 관리등 다양한 기능을 제공하게 된다. 사출물 취출을 위한 제어기 개발은 소프트웨어와 하드웨어 부분으로 나누어진다. 소프트웨어 개발은 3단계로 구분된다. 응용 프로그램과 유저 인터페이스 그리고 디바이스 드라이버로 구분되며, 간단한 디바이스 드라이버에는 따로 구분하지 않고 응용 프로그램에 포함되어 사용하도록 하였다. 하드웨어는 터치패널과 무선 네트워크를 도입하여 인터넷 접속 및 효율적인 공정 제어를 구축할 수 있도록 하였다. 기존의 시스템의 취출 싸이클이 5초였으나, 개선된 시스템을 도입하였을 경우 4초이내였으며, 다양한 무선 네트워크 기능으로 인한 공정 관리 및 생산 관리등 공정의 효율성을 높일 수 있었다.

• 대한전자공학회논문지TC
• /
• 제42권1호`
• /
• pp.39-47
• /
• 2005

고속 데이터 전송에 대한 요구가 높아질수록 고속 처리에 대한 요구가 증가하게 되고, 그 결과 통신 시스템에서 하드웨어 구현의 범위가 더 확장되고 있다. 본 논문에서 고려하는 802.16 표준을 기반으로 설계된 BWA 시스템에서는 전송할 MAC PDU를 생성하기 위해 필요한 정의를 생성하는 MAC 계층의 상위부는 소프트웨어에 의해 처리하고, 이 정보를 받아서 MAC PDU를 생성하는 단계부터 실제 전송이 이루어지는 모뎀은 하드웨어에 의해 구현한다. 본 논문에서는 MAC과 PHY 계층 간의 효율적인 메시지 전달을 수행하는 인터페이스 하드웨어를 설계한다. 이 회로는 전송수렴 부계층(transmission convergence sublayer; TC)을 포함한 다음의 기능을 수행한다. (1) MAC PDU(protocol data unit)와 TC PDU 간의 포맷팅, (2) RS 부호화 또는 복호화, (3) DL MAP과 UL MAP을 해석하여 전송 슬롯과 버스트 프로파일의 변조 기법에 맞추어 상향 링크와 하향 링크의 트래픽을 제어하고, 모뎀에 그 정보에 대한 제어 신호를 제공하는 기능을 수행한다. 이외에도 가입자국에는 경쟁 방식의 메시지 전송시 충돌을 피하기 위해 TBEB(truncated binary exponential backoff) 알고리즘을 수행하는 블록이 포함된다. 이상의 모든 기능들을 수행하는 VLSI 구조를 VHDL에 의해 구현 및 검증하였다.

• 전자공학회논문지 IE
• /
• 제46권4호
• /
• pp.1-7
• /
• 2009

ITS와 ETC 기술은 새로운 도로의 건설 없이 교통 능률과 이동 안전성을 개선하는 것을 목표로 한다. 이를 실현하는 한 방법으로 요즘 DSRC가 각광을 받고 있다. 2007년 5월에 공표된 중국 DSRC 표준은 낮은 비트 전송율, 단문 메시지 그리고 단순한 MAC 제어를 가지고 있다. DSRC 시스템 사용자들은 전지 1개로 1년 이상의 긴 사용기간을 원한다. 본 논문에서는 초저전력 소비 구조의 SoC를 설계하고자 한다. 몇몇 디지털 논리 개념과 아날로그 전력 제어 논리가 전력 소비를 줄이기 위한 기법으로 사용되었다. SoC 동작 모드, 클럭 속도, 동작 전압 범위, 웨이크업 신호 검출기, 아날로그 비교기, 그리고 내부 전압 조정기(IVR)와 외부 전력 스위치(EPS)등이 설계된 블럭들이다. 시뮬레이션으로 확인한 SoC 전력 소비는 동작모드에서는 8.5mA@20Mhz, 0.9mA@1Mhz 이하이며, 전력 정지 모드에서는 5uA 이하였다. SoC는 2008년 8월에 설계를 완료하고, 2008년 11월에 $0.18{\mu}m$ CMOS공정으로 제작을 마쳤다.

• 한국정보통신학회논문지
• /
• 제10권4호
• /
• pp.659-666
• /
• 2006

서보 모터는 컴퓨터와 센서로부터 오는 지령에 대해 정밀한 모션제어 즉, 정확한 속도조절과 위치 잡기를 수행함으로써 자동화 시스템에서 중요한 부분으로 사용된다. 특히, 선형추진 BLDC모터는 볼스크류, 타이밍 벨트, 랙/피니온과 같은 마찰 유도 전달 메카니즘들과 연결을 갖는 회전식 서보모터들에 비해 다양한 장점들을 갖는다. 본 논문은 정현파 구동형 선형 추진 BLDC모터의 동특성과 출력들로부터 얻어지는 정보를 이용하여 미지의 전동기 계통 파라미터들을 추정하는 방식을 제안한다. 추정된 파라미터들은 제어기와 외란 관측기의 이득을 조절하는데 사용될 수 있다. 이러한 목적을 이루기 위해 고성능의 디지털신호처리프로세서로 계자기준제어(FOC)기법을 구현하기 위해 설계된 TMS320F240을 선형 BLDC 서보 전동기의 제어기로서 사용한다. 이 서보전동기 응용 전용의 DSP는 A/D Converter와 PWM 발생부, 다수의 IO Port를 내장하고 있어 서보모터 제어기에 중요한 역할을 담당하게 된다. 이 선형 BLDC 서보 전동기 시스템은 또한 IPM 구동기와 홀센서 타입의 전류센서모듈 그리고 게이트 구동 신호와 고장 신호들의 전기적 절연을 위한 광결합 모듈을 포함한다.