• 한국정보처리학회논문지
• /
• 제7권7호
• /
• pp.2076-2085
• /
• 2000

Almost all existing software reliability models are based on the assumptions of he software usage and software failure process. There, therefore, is no universally applicable software reliability model. To develop a universal software reliability model this paper suggests the predictive filter as a general software reliability prediction model for time domain failure data. Its usefulness is empirically verified by analyzing the failure datasets obtained from 14 different software projects. Based on the average relative prediction error, the suggested predictive filter is compared with other well-known neural network models and statistical software reliability growth models. Experimental results show that the predictive filter generally results in a simple model and adapts well across different software projects.

• 한국지능시스템학회논문지
• /
• 제16권4호
• /
• pp.416-422
• /
• 2006

소프트웨어 개발 인력 프로파일에 대한 현존하는 모든 통계적 모델들은 소프트웨어 사용과 개발 프로세스의 가정에 기반을 두고 있어 일반적으로 적용 가능한 추정과 예측 모델이 없는 실정이다. 본 논문은 예측필터를 적용하여 소프트웨어 개발 투입 인력 프로파일을 예측하였다. 먼저 소프트웨어 개발 인력분포를 살펴보고, 예측필터를 적용하기 위해 모델의 입력 -출력, 모수를 결정하는 방법을 제시하였다. 이어서 제안된 모델의 유용성은 실제 개발된 소프트웨어 프로젝트로부터 획득된 데이터 분석으로 경험적으로 검증되었다. 평균 상대오차와 Pred(0.25)에 기반하여 제안된 예측필터는 잘 알려진 통계적 추정 모델들과 비교되었다. 검증 결과 예측필터는 단순한 구조를 갖고 있으면서도 소프트웨어 인력분포를 적절히 표현하는 결과를 보였다.

• 전기학회논문지
• /
• 제60권4호
• /
• pp.871-876
• /
• 2011

In this paper, a voltage-controlled frequency tunable current-mode integrator and a 3rd-order current-mode Chebyshev filter in 1.8V-$0.18{\mu}m$ CMOS is realized for software radio applications in system-on-chips. This filter is used for reconstruction purposes between a current-steering DAC and a current-mode mixer. Power consumption of the designed filter can be reduced by using a current-mode small size integrator. And also, cutoff frequency of this filter is variable between 1.2MHz and 10.1MHz, the power consumption is 2.85mW. And the voltage bias compensated circuit is used to control the voltage variation.in the designed filter.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.261-273
• /
• 2016

Reconfigurable finite impulse response (FIR) filters whose filter coefficients and filter order change dynamically during run-time play an important role in the software defined radio (SDR) systems, multi-channel filters, and digital up/down converters. However, there are not many reports on such reconfigurable designs which can support dynamic variation of filter order and filter coefficients. The purpose of this paper is to provide an architectural solution for the FIR filters to support run-time variation of the filter order and filter coefficients. First, two straightforward designs, namely, (i) single-MAC based design and (ii) full-parallel design are presented. For large variation of the filter order, two designs based on (iii) folded structure and (iv) fast FIR algorithm are presented. Finally, we propose (v) high throughput design which provides significant advantage in terms of hardware and/or time complexities over the other designs. We compare complexities of all the five structures, and provide the synthesis results for verification.

• 한국통신학회논문지
• /
• 제33권5A호
• /
• pp.494-499
• /
• 2008

본 논문은 SDR(Software Defined Radio) 기술을 기반으로 CDMA(Code Division Multiple Access) 방식의 이동전화 시스템과 같은 다중 채널 처리 시스템에서 특정 FA(frequency Assignment)만을 여파하여 처리하는 다양한 응용에 적용될 수 있는 디지털 필터 기법을 제안한다. 이 기법은 마이크로 프로세서를 이용하여 사용자가 선택하는 특정 시스템 정보에 따라 소프트웨어적으로 필터 계수(Filter Coefficients)를 재설계하여 한 개의 디지털 FIR(Finite Impulse Response) 대역통과 필터(BPF: Band Pass Filter)를 재구성함으로써 여러 개의 대역통과 필터를 갖는 효과를 얻는다. 본 논문에서 제안하는 기법을 적용하여 다중채널 신호 발생기를 구현하고, 동일한 하드웨어 상에서 WCDMA(Wideband Code Division Multiple Access) 시스템 혹은 CDMA 시스템으로 재구성하는 시험을 통하여 본 알고리즘의 구현 가능성을 검증하였다.

• 융합신호처리학회논문지
• /
• 제16권4호
• /
• pp.175-181
• /
• 2015

본 논문은 전파천문 관측데이터 분석을 위해 소프트웨어를 이용한 디지털필터 설계방법에 대해 제안한다. 전파천문 관측시스템은 컴퓨팅 시스템의 발전과 함께 하드웨어에서 소프트웨어를 이용한 분석방법으로 넘어가는 단계이다. 기존 하드웨어로는 특정규격에 맞도록 설계 제작되었기 때문에 규격을 변경하는 것이 어렵고 제작에 많은 비용이 소요되지만, 소프트웨어는 규격 변경이 유연하고 공개 소프트웨어를 이용할 경우 저렴하게 설계할 수 있는 장점이 있다. 그러나 소프트웨어로 전파천문과 같이 많은 자료를 분석하기 위해서는 컴퓨터 시스템의 성능이 우수해야 하는 점도 있다. 본 연구에서는 한국우주전파관측망에서 운영하고 있는 관측시스템 중에서 하드웨어로 구성된 디지털필터와 같은 성능을 갖는 소프트웨어 디지털 필터 설계에 대해 제안한다. 제안 방법은 표준 C언어를 이용하여 디지털 필터를 설계하였으며, 설계한 디지털필터에 대해 GNU Octave로 시뮬레이션을 수행하여 유효성을 검토하였다. 또한 설계한 디지털필터의 고속연산을 위해 병렬연산이 가능한 SSE 라이브러리를 도입하였다. KVN 관측모드 중에 광대역 관측데이터를 대상으로 제안한 방법의 디지털 필터를 통하여 협대역 관측모드로 데이터 필터링을 수행하였다. 그 결과, 대역 내의 필터링이 설계대로 수행되었고 리플이 발생하지 않아, 제안방법이 유효함을 확인하였다.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2002년도 학술대회 논문집
• /
• pp.135-137
• /
• 2002

In the favor of adjusting microwave signal, Hairpin type Filter, which delay microwave signal enough to several nanosecond, is a key component. One of the main advantage in using Hairpin type Filter is a conveniency for equipping with Delay Module, and because of having a wide bandwidth, Hairpin type Filter can be designed to satisfy the most applications. In this work, we attempted to estimate the delay time in a superconductive hairpin type filter A software to synthesize even and odd order equiripple hairpin type filter has been developed. This software arbitrarily locate its transfer zeros making symmetric of asymmetric amplitude response and equalizing group delay. Borland C++ compiler has been used. The program was designed to run under MS-DOS, Window 98, Window 2000. The program optimizes the position of the transfer function zeros in order to fulfill the group delay specification masks. We designed and fabricated a hairpin type HTS 2-pole microstrip bandpass filter to operate at 5.8Ghz. The fabrication method was pulsed laser deposition and YBCO films were deposited on sapphire substrates with a Ce$O_{2}$ thin layer as a buffer layer. We also developed a new style hairpin type filter by using interdigitide inner-pole. Compared to the same size regular hairpin type filters, our filters had a lower center frequency.

• ETRI Journal
• /
• 제32권5호
• /
• pp.801-809
• /
• 2010

This paper presents a statistical model-based noise suppression approach for voice recognition in a car environment. In order to alleviate the spectral whitening and signal distortion problem in the traditional decision-directed Wiener filter, we combine a decision-directed method with an original spectrum reconstruction method and develop a new two-stage noise reduction filter estimation scheme. When a tradeoff between the performance and computational efficiency under resource-constrained automotive devices is considered, ETSI standard advance distributed speech recognition font-end (ETSI-AFE) can be an effective solution, and ETSI-AFE is also based on the decision-directed Wiener filter. Thus, a series of voice recognition and computational complexity tests are conducted by comparing the proposed approach with ETSI-AFE. The experimental results show that the proposed approach is superior to the conventional method in terms of speech recognition accuracy, while the computational cost and frame latency are significantly reduced.

• Journal of Ubiquitous Convergence Technology
• /
• 제2권2호
• /
• pp.59-66
• /
• 2008

In this study, Software Defined Radio (SDR) technology-based digital filterbank architecture applicable to a multiple-channel processing system such as a wireless mobile communication system using Code Division Multiple Access (CDMA) technology is proposed. The technique includes a micro-processor to redesign Finite Impulse Response (FIR) filter coefficients according to specific system information and to download the filter coefficients to one digital Band Pass Filter (BPF) to reconfigure another system. The feasibility of the algorithm is verified by computer simulation and by implementing a multiple-channel signal generator that is reconfigurable to other system profiles, including those of a Wideband Code Division Multiple Access (WCDMA) system and a CDMA system.

• 대한전자공학회논문지SP
• /
• 제39권1호
• /
• pp.87-96
• /
• 2002

본 논문에서는 소프트웨어 라디오 수신기의 programmable down converter(PDC) 구현을 위한 효율적인 데시메이션 필터 구조를 제안한다. 제안된 데시메이션 필터는 개선된 cascaded integrator-comb(CIC)필터, cascaded comb, modified halfband 필터 및 halfband 필터, 프로그램 가능한 FIR 필터로 이루어져 있다. 새롭게 제안된 구조는 보상필터를 사용하여 CIC 필터의 통과대역 주파수 감쇠를 보완하고 aliasing억제 능력을 높여, CIC 필터에서 더욱 많은 데시메이션을 담당하도록 설계되었다. 또한 CIC의 보상필터로 인해 cascaded comb 및 modified halfband 필터를 사용 가능토록 하였다. 이러한 구조는 곱셈기가 필요 없기 때문에 연산량을 줄일 수 있고, FIR 필터의 계수를 줄일 수 있다. 실제 구현에서는 기존의 해리스사의 하드웨어에 비해, 곱셈 연산시 연산자 개수는 약 20%, 연산량은 약 50%의 복잡도를 줄일 수 있었다.