• 제목/요약/키워드: Size optimization design

검색결과 692건 처리시간 0.041초

Study on damage law and width optimization design of coal pillar with the discrete element method

  • Chuanwei Zang;Bingzheng Jiang;Xiaoshan Wang;Hao Wang;Jia Zhou;Miao Chen;Yu Cong
    • Geomechanics and Engineering
    • /
    • 제37권6호
    • /
    • pp.555-563
    • /
    • 2024
  • The reasonable setting of coal pillar width plays a key role in guaranteeing the steadiness of surrounding rock of fully mechanized caving gateroad driving along the next goaf. Based on the engineering background of the Bayangaole mine, the discrete element method was used to simulate the fracture evolution of coal pillars with different pillar widths. The results show that the damage rate of the coal pillar increases with the decrease in the width of the coal pillar. Once the coal pillar width is smaller than 6 m, cracks run through the coal pillar, and the coal pillar is completely damaged. In the middle of the coal pillar, which has a width of 6 m and above, there is a relatively complete area with low damage. The results show that the pillar width of 6 m is the most appropriate. Field tests prove that the reserved width of a 6 m small coal pillar can effectively control the surrounding rock deformation, ensuring the overall steadiness of the gateroad in the thick coal seam. It is hoped that this study will offer some reference for the determination of the reasonable size of the coal pillar.

Research and Optimization of Four Serpentine-Wave Flow Fields in PEMFC

  • Fayi Yan;He Lu;Jian Yao;Xuejian Pei;Xiang Fan
    • Journal of Electrochemical Science and Technology
    • /
    • 제15권3호
    • /
    • pp.373-387
    • /
    • 2024
  • The layout of the cathode flow field largely determines the net output power of the proton exchange membrane fuel cell (PEMFC). To make the normal mass transfer effect best, the longitudinal channel was waved based on four serpentine flow channels, and the effects of sag depth and longitudinal channel width on the output efficiency of the cell were explored. The results show that the wave channel design systematically enhances the forced convection between adjacent channels, which can prevent a large zone of oxygen starvation zone at the outlet of the channel. The increase of the normal velocity in the gas transmission process will inevitably induce a significant enhancement of the mass transfer effect and obtain a higher current density in the reaction zone. For the longitudinal channel width, it is found that increasing its size in the effective range can greatly reduce the channel pressure drop without reducing the output power, thereby improving the overall efficiency. When the sag depth and longitudinal channel width gradient are 0.6 mm and 0.2 mm respectively, PEMFC can obtain the best comprehensive performance.

다구찌법을 이용한 IR 레이저 Flip-chip 접합공정 최적화 연구 (A Study on the Optimization of IR Laser Flip-chip Bonding Process Using Taguchi Methods)

  • 송춘삼;지현식;김주한;김종형;안효석
    • Journal of Welding and Joining
    • /
    • 제26권3호
    • /
    • pp.30-36
    • /
    • 2008
  • A flip-chip bonding system using IR laser with a wavelength of 1064 nm was developed and associated process parameters were analyzed using Taguchi methods. An infrared laser beam is designed to transmit through a silicon chip and used for transferring laser energy directly to micro-bumps. This process has several advantages: minimized heat affect zone, fast bonding and good reliability in the microchip bonding interface. Approximately 50 % of the irradiated energy can be directly used for bonding the solder bumps with a few seconds of bonding time. A flip-chip with 120 solder bumps was used for this experiment and the composition of the solder bump was Sn3.0Ag0.5Cu. The main processing parameters for IR laser flip-chip bonding were laser power, scanning speed, a spot size and UBM thickness. Taguchi methods were applied for optimizing these four main processing parameters. The optimized bump shape and its shear force were modeled and the experimental results were compared with them. The analysis results indicate that the bump shape and its shear force are dominantly influenced by laser power and scanning speed over a laser spot size. In addition, various effects of processing parameters for IR laser flip-chip bonding are presented and discussed.

영상 스케일러의 저전력 VLSI 구조 설계 및 계수 최적화 (Low-power VLSI Architecture Design for Image Scaler and Coefficients Optimization)

  • 한재영;이성원
    • 대한전자공학회논문지SD
    • /
    • 제47권6호
    • /
    • pp.22-34
    • /
    • 2010
  • 기존의 영상 스케일러(scaler)들은 연산량과 하드웨어 복잡도를 줄이기 위해 선형 보간과 같은 간단한 보간을 적용함으로써 화질을 희생시키거나, 고품질 영상을 얻기 위하여 복잡한 보간 기법을 적용함으로써 전력소모와 크기가 큰 하드웨어 구조를 적용하여 왔다. 그러나 영상기기들의 소형화와 고화질 영상에 대한 사용자들의 욕구 증대로 소형, 저전력이면서 결과 영상의 화질 또한 우수한 스케일러의 개발이 중요시되고 있다. 따라서 본 논문은 실시간, 고화질, 소형, 저전력의 목표를 모두 달성할 수 있는 래스터 스캔(raster scan) 방식의 스케일러 하드웨어 구조를 제안한다. 본 논문에서 제안하는 스케일러는 기존의 3차 보간(cubic interpolation) 기법과 룩업테이블(look-up table) 구조를 개선하여 저전력화와 소형화를 달성하였다. 제안하는 스케일러 구조의 특징은 기존의 실시간 스케일러가 포함하던 버퍼를 라인메모리로 대체하여 메모리 접근 횟수를 줄임으로써 저전력을 달성할 수 있도록 했다는 것이며, 또한 기존의 룩업테이블 구조에서 사용하던 3차 보간 수식을 재정리하여 곱셈기 수와 룩업테이블의 크기를 줄임으로써 하드웨어를 소형화하는 방법을 제안하였다. 마지막으로 사용되는 계수의 크기에 따른 결과를 분석하여 영상의 화질과 하드웨어 크기 간의 최적의 타협점을 제시하였다.

70MIPS 이내에서 동작하는 MPEG-2 AAC 부호화 칩 설계 (An MPEG-2 AAC Encoder Chip Design Operating under 70MIPS)

  • 강희철;박주성;정갑주;박종인;최병갑;김태훈;김승우
    • 대한전자공학회논문지SD
    • /
    • 제42권4호
    • /
    • pp.61-68
    • /
    • 2005
  • MPEG-2 오디오 압축방식인 AAC(Advanced Audio Coding) LC(Low Complexity) 스테레오 부호화기를 고속으로 구현할 수 있는 칩을 32비트 DSP 코어를 기반으로 설계하고 0.25um CMOS 기술을 이용하여 제작하였다. 계산량과 메모리 용량을 줄이기 위하여 알고리즘 구현방법 측면에서 최적화를 하였으며, FFT(Fast Fourier Transform)를 하드웨어로 구현하여 고속화하였다. 제작된 칩의 크기는 $7.20\times7.20 mm^2$ 이었으며 등가 게이트는 약 830,000 이었으며 70MIPS 이내에서 AAC 부호화를 할 수 있음을 확인하였다.

광영상 발생을 위한 화소형 위상격자의 설계 및 제작 (Design of pixelated phase gratings for optical image generation)

  • 이득주;김남;이권연;은재정
    • 전자공학회논문지A
    • /
    • 제33A권5호
    • /
    • pp.132-141
    • /
    • 1996
  • The pixelated phase grating has been studied as a kind of diffraction gratings splitting and input beam into multiple spots. It consists of regular size cells which produce phase delays, and each cell provokes the phase delay up to sixteen levels. We have compared and analyzed the characteristics of multi-level phase gratings, laying streess on efficiency and resulted pattern. Experimental resutls obtained form fabricated grating have been presented, and the real-time method using a liquid-crystal spatial light modulator has been demonstrated through experiments. Gratings making meams with specific intensities have been designed and optical images have been generated by them. In order to specific intensities have been designed and optical images have been genrated by them. In order to decide the phase delay of each cell, optimization conditon consists of diffraction efficiency and target values. One period of phase gratings fabricated with surface relief was less than 256${\mu}m{\times}256{\mu}m$ and size of each cell was 1${\mu}m{\times}1{\mu}m$ surface relief grating has been made by coating photoresist on the glass plate, writing information pattern by Ar laser and developing it. in the experiment for real-tiem processing liquid-crystal display of epson video projector has been used.

  • PDF

고성능 가산기의 최적화 연구 (Study of Optimization for High Performance Adders)

  • 허석원;김문경;이용주;이용석
    • 한국통신학회논문지
    • /
    • 제29권5A호
    • /
    • pp.554-565
    • /
    • 2004
  • 본 논문에서는 단일 클락 사이클과 다중 클락 사이클에 수행되는 여러 가산기를 구현하고 area와 time을 비교한다. 가산기의 크기를 64, 128, 256-비트로 다양화 시키면서, 특히 하이브리드 구조의 가산기는 소그룹을 4, 8, 16-비트로 나누어서 group / ungroup으로 합성을 하여 비교하였다. 제안된 가산기들은 Verilog-HDL을 이용하여 하향식 설계 방법으로 구현되었다. Cadence의 Verilog-XL.을 이용하여 설계된 가산기와 behavioral model을 이용한 가산기의 출력이 일치하는지를 비교하여 검증하였다. 검증된 모델은 삼성 0.35um 3.3(V) CMOS standard cell 라이브러리를 이용하여 합성되었으며, 최악 조건 2.7(V), 85($^{\circ}C$)에서 동작하였다. 스마트 카드 IC의 Crypto-Processor에 사용할 수 있는 최적화된 가산기는 64-비트를 기준으로 할 때, group으로 합성된 16-비트 캐리 예측 가산기를 기반으로 하는 리플 캐리 가산기(RCA_CLA)이다. 이 가산기는 198(MHz)의 속도로 동작하며, 게이트 수는 nand2 게이트 기준으로 약 967개이다.

통조림 식품의 살균중 에너지 소비 (Energy Consumption in Sterilization Process)

  • 이동선;신휴년;박노현;신동화;서기봉
    • 한국식품과학회지
    • /
    • 제15권3호
    • /
    • pp.282-286
    • /
    • 1983
  • 통조림 살균에서 에너지의 효율적인 사용을 위하여 열전달형태, 살균온도, 가공공관, 살균방법등의 요인에 따른 에너지 소비를 검토한 바 고온(高溫)에서 소형관형으로 살균할 때가 적은 에너지가 소비되고 있으며, 이러한 차이는 대류형(對流型) 열전달식품(熱傳達食品)보다 전도형(傳導型) 열전달식품(熱傳達食品)의 살균(殺菌)에 현저하였다. 열수살균으로는 증기살균에 비해 전도형 식품의 살균에 적은 에너지를 소비하였으나, 대류형 식품에서는 효과적이지 못하였다. 본 실험에서의 여러 조건별 에너지 소비 data는 현장에서의 에너지 소비예측, 에너지 사용설계 등의 여러목적에 적용될 수 있는 것으로 판단된다.

  • PDF

A X-ray Tube Using Field Emitter Made by Multi-walled Carbon Nanotube Yarns

  • Kim, Hyun-Suk;Castro, Edward Joseph D.;Kwak, Seung-Im;Ju, Jin-Young;Hwang, Yong-Gyoo;Lee, Choong-Hun
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
    • /
    • pp.392-392
    • /
    • 2011
  • Carbon nanotubes (CNT) emitter has widely become an attractive mechanism that draws growing interests for cold cathode field emission.$^{1,2}$ CNT yarns have demonstrated its potential as excellent field emitters.$^3$ Extensive simulations were carried out in designing a CNT yarn-based cathode assembly. The focal spot size dependence on the anode surface of the geometric parameters such as axial distance of the electrostatic focus lens from the cathode and the applied bias voltages at the cathode, grid mesh and electrostatic focus lens were studied. The detailed computer simulations using Opera 3D electromagnetic software$^4$ had revealed that a remarkable size of focal spot under a focusing lens triode type set-up design was achieved. The result of this optimization simulation would then be applied for the construction of the CNT yarn based micro-focus x-ray tube with its field emission characteristics evaluated.

  • PDF

Ku-대역 BiCMOS 저잡음 증폭기 설계 (Design of Ku-Band BiCMOS Low Noise Amplifier)

  • 장동필;염인복
    • 한국전자파학회논문지
    • /
    • 제22권2호
    • /
    • pp.199-207
    • /
    • 2011
  • 0.25 um SiGe BiCMOS 공정을 이용하여 Ku-대역 저잡음 증폭기가 설계 및 제작되었다. 개발된 Ku-대역 저잡음 증폭기는 BiCMOS 공정의 HBT 소자를 이용하여 설계되었으며, 9~14 GHz 대역에서 2.05 dB 이하의 잡음 지수 특성과 19 dB 이상의 이득 특성을 가지고 있다. 제조 공정과 관련되어 제공된 PDK의 부정확성 및 부족한 인덕터 라이브러리를 보완하기 위하여 p-tap 값 최적화와 인덕터의 EM 시뮬레이션 기법 등을 활용하였다. 총 2회의 제작 공정을 수행하였으며, 최종 제작된 Ku-대역 저잡음 증폭기는 $0.65\;mm{\times}0.55\;mm$의 크기로 구현되었다. 특히 최종 제작된 저잡음 증폭기의 레이아웃에서 입/출력 RF Pad와 Bias Pad 등을 제외하고 약 $0.4\;mm{\times}0.4\;mm$ 정도의 크기를 갖도록 조정되어 다기능 RFIC의 증폭단으로 활용되었다.