• 전자공학회논문지A
• /
• 제33A권4호
• /
• pp.136-141
• /
• 1996

In this paper, a new CMOS on-chip current reference circit for memory, operational amplifiers, comparators, and data converters is proposed. The reference current is almost independent of temeprature and power-supply variations. In the proposed circuit, the current component with a positive temeprature coefficient cancels that with a negative temperature coefficient each other. While conventional curretn and voltage reference circuits require BiCMOS or bipolar process, the presented circuit can be integrated on a single chip with other digiral and analog circits using a standard CMOS process and an extra mask is not needed. The prototype is fabricated employing th esamsung 1.0um p-well double-poly double-metal CMOS process and the chip area is 300um${\times}$135 um. The proposed reference current circuit shows the temperature coefficient of 380 ppm/.deg. C with the temperature changes form 30$^{\circ}C$ to 80$^{\circ}C$, and the output variation of $\pm$ 1.4% with the supply voltage changes from 4.5 V to 5.5 V.

• 한국정보통신학회논문지
• /
• 제26권10호
• /
• pp.1559-1562
• /
• 2022

As electronic devices technology scales down into the deep-submicron to achieve high-density, low power and high performance integrated circuits, multiple bit upsets by soft errors have become a major threat to on-chip memory systems. To address the soft error problem, single error correction, double error detection and double adjacent error correction (SEC-DED-DAEC) codes have been recently proposed. But these codes do not troubleshoot mis-correction problem. We propose the SEC-DED_DAEC code with without mis-correction. The decoder for proposed code is implemented as hardware and verified. The results show that there is no mis-correction in the proposed codes and the decoder can be employed on-chip memory system.

• 한국정보통신학회논문지
• /
• 제26권11호
• /
• pp.1747-1750
• /
• 2022

As shrinking the semiconductor process into the deep sub-micron to achieve high-density, low power and high performance integrated circuits, MBU (multiple bit upset) by soft errors is one of the major challenge of on-chip memory systems. To address the MBU, single error correction, double error detection and double adjacent error correction (SEC-DED-DAEC) codes have been recently proposed. But these codes do not resolve mis-correction. We propose the SEC-DED-DAEC-TAED(triple adjacent error detection) code without mis-corrections. The generated H-matrix by the proposed heuristic algorithm to accomplish the proposed code is implemented as hardware and verified. The results show that there is no mis-correction in the proposed codes and the 2-stage pipelined decoder can be employed on-chip memory system.

• Molecules and Cells
• /
• 제45권2호
• /
• pp.76-83
• /
• 2022

Neurons-on-a-Chip technology has been developed to provide diverse in vitro neuro-tools to study neuritogenesis, synaptogensis, axon guidance, and network dynamics. The two core enabling technologies are soft-lithography and microelectrode array technology. Soft lithography technology made it possible to fabricate microstamps and microfluidic channel devices with a simple replica molding method in a biological laboratory and innovatively reduced the turn-around time from assay design to chip fabrication, facilitating various experimental designs. To control nerve cell behaviors at the single cell level via chemical cues, surface biofunctionalization methods and micropatterning techniques were developed. Microelectrode chip technology, which provides a functional readout by measuring the electrophysiological signals from individual neurons, has become a popular platform to investigate neural information processing in networks. Due to these key advances, it is possible to study the relationship between the network structure and functions, and they have opened a new era of neurobiology and will become standard tools in the near future.

• 센서학회지
• /
• 제10권2호
• /
• pp.91-100
• /
• 2001

CMOS 공정기술을 이용하여 물체의 윤곽검출을 위한 픽셀수 $8{\times}8$의 방사형 구조 시각칩을 설계 및 제조하였다. 일반적으로 시각칩은 광입력의 센싱, 물체의 윤곽검출과 움직임 검출 등을 수행하며 본 연구에서는 물체의 윤곽검출에 중점을 두었다. 방사형 구조의 픽셀 분포는 시각칩이 중심부분으로 갈수록 높은 해상도를 가지게 하며, 이러한 구조는 선택적인 영상데이터의 감소를 가능하게 한다. 또한 윤곽검출을 위한 시각칩에서는 처음으로 적용된 구조이다. 방사형 구조를 형성하는 원주들 사이의 픽셀의 크기차이 때문에 출력전류를 보정해 줄 수 있는 메커니즘이 필요하게 되며, 본 연구에서는 이를 위해 MOS 트랜지스터의 채널의 폭을 스케일링하는 방법을 사용하였다. 설계된 칩은 $1.5{\mu}m$ single-poly double-metal 표준 CMOS 공정기술을 이용하여 제조되었다.

• 한국도로학회논문집
• /
• 제12권3호
• /
• pp.79-85
• /
• 2010

본 논문은 골재부착력(aggregate retention) 평가를 통해서 칩실(chip seal)에서 사용되는 롤러 종류의 기초적인 연구 결과를 설명하고 있다. 입도 78M의 화강암 골재와 CRS-2 이멀젼(emulsion)을 사용하여 single layer 칩실 테스트 구간을 시공하였으며, 3개의 다른 롤러 종류를 사용하였다. 사용된 롤러 종류는 pneumatic tire roller, steel wheel roller, and combination roller를 사용하였다. 세 종류의 롤러의 성능을 효과적으로 연구하기 위해서는 시공현장으로부터 직접 테스트용 시편을 얻는 것이 매우 중요하기 때문에, 노스캐롤라이나 주, Bailey에 있는 New Sandy Hill Church Road에서 테스트 구간 설정하고 일반적인 노스캐롤라이나 주의 칩실시공 절차에 준하여 시공을 실시하였다. 테스트 구간에서 제작된 시편들을 실험실로 옮겨서 골재부착력(aggregate retention) 성능평가를 실시하였다. 골재의 부착력을 평가하기 위해서 flip-over test(FOT), Vialit test, and the third-scale Model Mobile Loading Simulator (MMLS3) 시험방법들을 채택하였다. 세 가지의 시험결과들과 시험시공 현장에서 관측된 육안조사를 통해서 다음과 같은 롤러 종류와 순서를 추천하게 되었다. pneumatic tire roller 와 combination roller를 함께 사용하며 처음에 pneumatic tire roller가 다짐을 한 뒤에 그 뒤를 combination roller가 다짐하는 순서로 다짐작업을 함으로써 칩실의 성능이 향상 되리라 사료된다.

• Journal of Astronomy and Space Sciences
• /
• 제29권3호
• /
• pp.315-320
• /
• 2012

We developed a mass-memory chip by staking 1 Gbit double data rate 2 (DDR2) synchronous dynamic random access memory (SDRAM) memory core up to 4 Gbit storage for future satellite missions which require large storage for data collected during the mission execution. To investigate the resistance of the chip to the space radiation environment, we have performed heavy-ion-driven single event experiments using Heavy Ion Medical Accelerator in Chiba medium energy beam line. The radiation characteristics are presented for the DDR2 SDRAM (K4T1G164QE) fabricated in 56 nm technology. The statistical analyses and comparisons of the characteristics of chips fabricated with previous technologies are presented. The cross-section values for various single event categories were derived up to ~80 $MeVcm^2/mg$. Our comparison of the DDR2 SDRAM, which was fabricated in 56 nm technology node, with previous technologies, implies that the increased degree of integration causes the memory chip to become vulnerable to single-event functional interrupt, but resistant to single-event latch-up.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.101-107
• /
• 2009

집적회로의 공정기술 및 설계기술이 발전함에 따라 많은 IP가 하나의 반도체 칩에 집적되어 하나의 시스템을 구성하는 SoC 설계가 많이 이루어지고 있다. 본 논문에서는 다양한 IP 간에 효율적인 데이터 통신이 이루어지도록 버스 상의 전송 특성에 따라 버스모드를 동적으로 재구성하는 SoC 3중 버스 구조를 제안한다. 제안된 버스는 다중-단일버스 모드, 단일-다중버스 모드로 재구성이 가능하며 따라서 단일버스 모드와 다중버스 모드의 장점을 모두 갖는다. 실험결과 제안된 버스구조는 기존의 고정된 버스구조보다 독립적이며 데이터 전송시간을 단축시킬 수 있음을 확인하였다. 그리고 제안된 버스구조를 JPEG 시스템에 적용한 결과 다중버스구조보다 평균 22%의 전송시간 단축을 얻을 수 있었다.

• Journal of Magnetics
• /
• 제19권1호
• /
• pp.10-14
• /
• 2014

In this study, we fabricate an integrated microfluidic chip with a planar Hall effect (PHE) sensor for single magnetic bead detection. The PHE sensor was constructed with a junction size of $10{\mu}m{\times}10{\mu}m$ using a trilayer structure of Ta(3 nm)/NiFe(10 nm)/Cu(1.2 nm)/IrMn(10 nm)/Ta(3 nm). The sensitivity of the PHE sensor was 19.86 ${\mu}V/Oe$. A diameter of 8.18 ${\mu}m$ magnetic beads was used, of which the saturation magnetization was ~2.1 emu/g. The magnetic susceptibility ${\chi}$ of these magnetic beads was calculated to be ~0.14. The diluted magnetic beads solution was introduced to the microfluidic channel attributing a single bead flow and simultaneously the PHE sensor voltage was measured to be 0.35 ${\mu}V$. The integrated microchip was able to detect a magnetic moment of $1.98{\times}10^{-10}$ emu.

• 대한전자공학회논문지TC
• /
• 제42권12호
• /
• pp.141-148
• /
• 2005

본 논문은 RFC2697에서 제안된 srTCM (single rate Three Color Marker)의 설계에 관한 것이다. srTCM은 AFPHB(Assured Forwarding Per Hop Behavior)를 제공하는 DS (Differentiated Service) 네트워크의 Ingress에서 사용되도록 제안되었다. srTCM은 metering 기능을 가진 marker이며, 토큰 갱신기능과 marking 기능으로 구성된다. 토큰 갱신 기능은 듀얼 토큰버킷을 사용하며, marking 기능은 토큰 값을 입력 패킷의 길이와 비교하여, 그 결과를 IP QoS 필드 (ToS 필드)에 마킹한다. 본 논문에서는 이와 같은 srTCM를 VHDL과 FPGA를 이용하여 설계하여 하나의 chip으로 구현하였다.