• 한국철도학회논문집
• /
• 제5권2호
• /
• pp.55-60
• /
• 2002

This study proposes the post-processor simulator construction of ultrasonic signal for integrity evaluation of railway truck. For these purposes, the ultrasonic signals for defects(crack) of weld zone in frames are acquired in the type of time series data and echo strength. The detection of the natural defects in railway truck is performed using the characteristics of echodynamic pattern in ultrasonic signal. The constructed post-processor simulator agree fairly well with the measured results of test block(defect location, beam propagation distance, echo strength, etc). Proposed post-processor simulator construction of ultrasonic in this study can be used for the integrity evaluation of railway truck.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.82-90
• /
• 2011

본 논문은 실험적 고찰을 통해 고주파 전송선 회로의 시그널 인테그러티를 정확하게 검증하는 방법을 제시하였다. 패키지 공정을 이용하여 제조한 배선의 공정편차, 표면 거칠기 효과, 표피 효과, 시뮬레이션을 위한 경계조건 등은 시뮬레이션의 정확도에 상당한 영향을 끼친다. 이러한 영향을 장해석기(HFSS)에 적용할 수 있는 변수로 변환하여 보다 정확하게 시그널 인테그러티를 검증 할 수 있도록 한다. 단일 신호선과 두 개의 전자기적으로 결합된 신호선에서의 신호 천이 특성을 측정 데이터와 제안하는 방법의 시뮬레이션 결과와 비교를 통해 제안한 방법의 정확성을 검증하였다.

• 전자공학회논문지
• /
• 제52권4호
• /
• pp.125-132
• /
• 2015

PCI Express는 고속 차동신호를 사용한 점대점(point-to-point) 프로토콜로 시스템 설계 시 Eye Diagram을 통한 신호의 손실(Loss)과 지터(Jitter) 분석이 필요하다. 특히 PCI Express Gen3 물리 신호는 8Gbps의 고속 직렬신호로 고속신호분석에 의한 시스템 설계가 반드시 요구된다. 본 논문은 PCI Express Gen3 서버 연결망 스위치카드 시스템 제작을 통하여 고속 직렬신호의 토폴로지 추출, 채널분석, 채널의 S-파라미터 추출 및 송수신 버퍼를 포함한 시스템의 신호분석 시뮬레이션을 다룬다. 채널의 손실을 보안하기 위해 수신단 Eye diagram 분석을 통하여 송신 버퍼의 이퀄라이저 파라미터를 조정하여 송신단 최적의 De-emphasis와 Preshoot 파라미터 값을 시뮬레이션을 통하여 찾고 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.275-278
• /
• 2000

As the operating frequency of digital modules in network system becomes fast, integrity of signals between modules is regarded as a important factor in high speed system design. To guarantee the signal integrity, many factors that deteriorate quality of signal should be considered. In this paper, we survey many factors which be considered while in designing and imp]ementing the backplane for high speed router and analyze the simulation result and experimental result.

• 한국정보전자통신기술학회논문지
• /
• 제14권6호
• /
• pp.452-460
• /
• 2021

전 세계적으로 전기차 시장이 확대됨에 따라 성능 및 안전성의 문제를 보완한 친환경적인 전기차가 계속 출시되고 시장이 더욱 커지고 있다. 하지만 전기차의 경우 충전의 불편함, 감전과 같은 안전 문제, 여러 전장부품들의 연동으로 인한 EMI(Electromagnetic interference) 문제는 전기차에서 해결해야 하는 문제이다. 무선전력전송 기술을 이용하면 전기차 충전에 대한 불편함 해소와 고전류, 고전압을 직접 다루지 않아 안전성의 문제를 해결할 수 있으나 EMI 저감을 위한 설계가 이루어지지 않는다면 오작동을 일으켜 더 큰 문제를 일으킬 수 있다. 본 논문은 전기차 무선전력전송 핵심 전장 부품인 무선충전컨트롤모듈에서 발생할 수 있는 EMI를 저감시키기 위한 전원무결성과 신호무결성을 갖는 전기차 무선전력전송 무선충전컨트롤모듈 EMI 저감 설계하였다. 전원부분에서 발생할 수 있는 공진, 임피던스 등의 문제와 신호 부분에서 발생할 수 있는 고속통신간의 신호왜곡의 문제를 시뮬레이션을 통해 EMI 저감 설계하였다.따라서 전원무결성과 신호무결성을 갖는 EMI 저감 설계를 통해 전기차 무선전력전송 무선충전컨트롤모듈 800 MHz ~ 1 GHz 대역과 1.5 GHz에서 각각 10 dBu V/m, 15 dBu V/m이 저감되는 것을 확인하였다.

• 한국정보처리학회논문지
• /
• 제7권4호
• /
• pp.1263-1270
• /
• 2000

The operation frequency of High-speed Communication System becomes very fast with the advanced technology of VLSI chips and system implementation. There may exist various types of noise sources degrading the signal integrity in this system. The present main system is made of backplane, so faults can be brought whenever a board is removed, replaced or added. This backplane boards testing is a very important process to verify the operation of system. firstly, we model the effects of the internal noises in the High-speed Communication System to the signal line and propose a new design method to minimize these effects. For the design methodology, we derive the characterization value for each mode land them construct the optimal simulation model. We compare the result of own proposing method with that fo the existing methods, through simulation and show that the quality of High-speed Communication System is significantly enhanced. Secondary our proposing BIST for the Backplane Boards Testing is designed to guarantee that there is no fault in the high-speed communication system.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.77-82
• /
• 2006

Integrity plays a fundamental role in the feasibility of 'liability critical' applications. Road charging, e.g. road tolling in urban zones or on highways, represents a series of liability critical applications where a guarantee in integrity could be a true enabler: being the mechanism that prevents the incorrect charging of users and enabling the advancement of these applications using GNSS such as Galileo and EGNOS that provide integrity mechanisms. However, the integrity of the end user position is not guaranteed by the EGNOS and Galileo integrity services alone as provided. Algorithms have been developed to supply a guarantee on the performance attainable at the user level through the provision of a horizontal protection level that responds to local user conditions such as multipath or interference. In addition, an application has been developed that implements road charging mechanisms based on the availability of user-level integrity. Results obtained show that the user-level integrity algorithms provided the required level of integrity guarantee and granularity of the horizontal protection levels necessary for executing urban and rural (highway) road charging. In addition, the road charging application developed shows that the current application domain requirements can be met through the provision of guaranteed integrity and that further reductions in the horizontal protection levels along with increased signal availability will enable future road charging modalities.

• 방송공학회논문지
• /
• 제19권5호
• /
• pp.726-735
• /
• 2014

최근 초고화질(UHD) 영상시스템의 출현으로 인해 고해상도, 대용량의 4K-UHD급 LCD TV 신호 전송은 높은 해상도와 데이터 확장에 따른 케이블 및 커넥터 수의 증가로 서로 다른 케이블 간의 EMI, 스큐(Skew) 문제로 시스템 구현에 한계가 있다. 차세대 V-by-One HS 인터페이스는 초고해상도 영상처리 IC 및 TCON 간의 새로운 인터페이스 기술로써 600Mbps에서 3.75Gbps의 다양한 데이터 속도로 효율적인 전송이 가능하여 한계를 극복할 수 있다. 본 논문에서는 V-by-One HS IBIS(Input/Output Buffer Information Specification) 모델 시뮬레이션을 통하여 주파수 공진모드의 전압 분포와 PCB 설계 방법을 제안하고 고속영상 신호에 대한 신호 무결성의 검증 방법을 제안하였다.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.188-193
• /
• 2010

본 논문은 관통형 비아와 전송 선로 사이의 임피던스 불연속과 P/G(Power/Ground) 면 사이에서 발생되는 공진으로 인한 클록 신호 응답 성능 저하가 관통형 비아(through-hole via)가 있는 4층 PCB(Printed Circuit Boards)의 SI(Signal Integrity) 성능에 악영향을 미치는 것을 이론적으로 분석하였다. 비아 구조의 집중소자 모델링을 이용한 반사 전압 계산과 TDR(Time Domain Reflector) 시뮬레이션 결과 비교로 관통형 비아와 전송 선로 사이의 임피던스 불연속 최소화 시킬 수 있고, 관통형 비아 위치를 이용한 P/G면 공진 상쇄의 시뮬레이션 결과로 클록 신호 응답 성능을 향상시킬 수 있음을 확인하였다.

• 한국전자파학회지:전자파기술
• /
• 제24권2호
• /
• pp.51-57
• /
• 2013

The current expanding mobile markets incessantly demands small form factor, low power consumption and high aggregate throughput for silicon-level integration such as memory to logic system. One of emerging solution for meeting this high market demand is 3D through silicon stacking (TSS) technology. Main challenges to bring 3D TSS technology to the volume production level are establishing a cost effective supply chain and building a reliable manufacturing processes. In addition, this technology inherently help increase number of IOs and shorten interconnect length. With those benefits, however, potential signal and power integrity risks are also elevated; increase in PDN inductance, channel loss on substrate, crosstalk and parasitic capacitance. This paper will report recent progress of wide IO memory to high count TSV logic device assembly development work. 28 nm node TSV test vehicles were fabricated by the foundry and assembled. Successful integration of memory wide IO chip with less than a millimeter package thickness form factor was achieved. For this successful integration, we discussed potential signal and power integrity challenges. This report demonstrated functional wide IO memory to 28 nm logic device assembly using 3D package architecture with such a thin form factor.