• 정보보호학회논문지
• /
• 제23권3호
• /
• pp.561-566
• /
• 2013

본 논문은 Torus-Based-Cryptosystem 중 $T_2(p)$ 에서 부채널공격을 방지하는 효율적인 지수 연산방법을 제안한다. 제안한 지수 연산방법은 일반적인 지수 연산보다 더 효율적일 뿐만 아니라 제곱과 곱셈 연산의 계산량 차이를 없게하여 SPA 공격에 안전하다. 또한 상군(quotient group)의 특성을 이용하여 지수 연산시 메시지를 난수화하여 제1차 DPA 공격도 방어할 수 있다.

• 정보보호학회논문지
• /
• 제33권3호
• /
• pp.363-374
• /
• 2023

화이트박스 환경이란 알고리즘의 내부 정보가 공개된 환경을 말한다. 2002년에 AES 화이트박스 암호가 최초로 발표되었으며, 2016년에는 화이트박스 암호에 대한 부채널 분석인 DCA(Differential Computation Analysis)가 제안되었다. DCA 분석은 화이트박스 암호의 메모리 정보를 부채널 정보로 활용하여 키를 찾아내는 강력한 부채널 공격기법이다. DCA에 대한 대응방안 연구가 국내외에 발표되었지만, DCA 분석에Dummy 연산을 적용하는 하이딩 기법을 실험한 결과와 실제로 평가 또는 분석된 결과가 존재하지 않았다. 따라서, 본 논문에서는 2002년에 S. Chow가 발표한 WBC-AES 알고리즘에 LUT 형태의 Dummy 연산을 삽입하고, Dummy 크기에 따라서 DCA 분석의 대응의 변화 정도를 정량적으로 평가하였다. 2016년에 제안된 DCA 분석이 총 16바이트의 키를 복구하는 것에 비하여, 본 논문에서 제안하는 대응 기법은 Dummy의 크기가 작아질수록 최대 11바이트의 키를 복구하지 못하는 결과를 얻었으며, 이는 기존의 공격 성능보다 최대 약 68.8% 정도 낮아진 약31.2%이다. 본 논문에서 제안한 대응방안은 작은 크기의 Dummy를 삽입함에 따라서 공격 성능이 크게 낮아지는 결과를 확인할 수 있었으며, 이러한 연구결과는 다양한 분야에서 활용될 수 있다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제9권1호
• /
• pp.296-308
• /
• 2015

Advanced Encryption Standard (AES) is widely used for protecting wireless sensor network (WSN). At the Workshop on Cryptographic Hardware and Embedded Systems (CHES) 2012, G$\acute{e}$rard et al. proposed an optimized collision attack and break a practical implementation of AES. However, the attack needs at least 256 averaged power traces and has a high computational complexity because of its byte wise operation. In this paper, we propose a novel double sieve collision attack based on bitwise collision detection, and an improved version with an error-tolerant mechanism. Practical attacks are successfully conducted on a software implementation of AES in a low-power chip which can be used in wireless sensor node. Simulation results show that our attack needs 90% less time than the work published by G$\acute{e}$rard et al. to reach a success rate of 0.9.

• 한국산업정보학회논문지
• /
• 제7권4호
• /
• pp.1-8
• /
• 2002

본 논문에서는 스마트카드에 탑재한 암호분석기술로 평가되고 있는 부채널 공격과 가장 위협적인 전력분석공격에 대하여 살펴본 다음 DPA 분석에 대한 세부 기법을 여러 파라미터로 비교 분석하였다. 그리고 스마트 카드에 DES-like 암호 알고리즘을 탑재 시에 암호해독 가능하다고 알려진 DPA 공격방법에 대응할 수 있는 소프트웨어적인 해킹방어기술을 제안하였다.

• 정보보호학회논문지
• /
• 제24권1호
• /
• pp.261-269
• /
• 2014

RSA와 같은 공개 키 암호시스템을 구현할 경우 멱승 연산이 사용되며 이를 고속화하기 위한 방법들이 연구되었다. 반면, 공격자들은 비밀 키를 얻기 위해 멱승 알고리듬의 연산 과정에서 발생하는 소비 전력이나 전자기파를 이용하는 부채널 공격을 시도해 왔다. 본 논문에서는 멱승의 고속화를 위해 사용되는 알고리듬 중 m-ary 멱승 알고리듬에 대한 새로운 전력 분석 공격을 제시하고자 한다. 제안 공격 방식의 핵심은 사전 계산을 사용하는 멱승 연산에서 비밀 키와 연관성을 가진 소비 전력 패턴을 구별해 낼 수 있도록 공격자가 입력 메시지를 조정하는 것이다. 논문에서는 m-ary 알고리듬을 실제 실험용 보드에 구현한 후 제안된 단순 전력 분석 공격을 시도한 결과, 멱승에 사용된 비밀 키가 노출되는 취약성이 있음을 확인하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권9호
• /
• pp.393-398
• /
• 2013

본 논문에서는 일차 전력 분석에 안전한 AES의 마스킹 기법을 분석할 수 있는 새로운 충돌쌍 공격을 제안한다. 제안하는 충돌쌍 공격은 기존 충돌쌍 공격의 단점인 선택 평문 공격의 단점을 극복하고 기지 평문 공격이 가능하도록 구성되어진다. 또한 제안하는 분석기법은 이차 전력분석보다 효율적이며 최근 제안된 충돌쌍 공격에 요구되는 파형 개수에 비해 약 1/27.5배의 파형만을 요구한다. 논문에 포함된 실험 결과들은 이러한 사실을 뒷받침한다. 본 논문에서는 또한 새로운 분석 기법과 함께 이 방법을 방어할 수 있는 간단한 대응방법을 소개하도록 한다.

• 정보보호학회논문지
• /
• 제27권4호
• /
• pp.943-949
• /
• 2017

경량 사물인터넷 디바이스 상에서의 암호화 구현은 정확하고 빠르게 연산을 수행하여 서비스의 가용성을 높이는 것이 중요하다. 하지만 공격자가 해당 경량 디바이스 상에서 수행되는 연산 특징을 분석하여 비밀정보를 추출해 낼 경우 사용자의 비밀번호가 공격자에게 쉽게 노출될 수 있는 문제점을 가지고 있다. 특히 최신 ARM Cortex-M3의 경우 곱셈연산이 입력의 크기에 따라 수행 속도가 달라지는 취약점을 가지고 있다. 본 논문에서는 지금까지 제안된 안전한 곱셈 구현기법의 장단점을 분석하고 더 나아가 최신 곱셈기법을 최적화하는 방안에 대해 확인해 본다. 제안된 기법은 기존 방식의 속도를 최대 28.4% 향상시킨다.

• 정보보호학회논문지
• /
• 제25권5호
• /
• pp.985-991
• /
• 2015

정보보호용 임베디드 장치에 RSA 암호 알고리듬을 구현하여 연산을 수행할 경우, 동작 과정에서 발생하는 부채널 누설 정보에 의해 비밀 키가 노출될 가능성이 있다. 여러 부채널 공격 중에서 RSA 알고리듬을 수행하면서 발생한 하나의 전력 파형에서 전력 충돌 쌍을 찾아 공격하는 충돌 전력 분석 공격이 매우 위협적인 것으로 알려져 있다. 최근 이 공격에 대한 대응책으로 윈도우 기법에 기반하여 블라인딩과 지수 분할 기법을 적용한 RSA 멱승 알고리듬이 제안되었다. 본 논문에서는 윈도우 크기가 2일 때를 기준으로 이 대응책의 공격 복잡도가 $2^{98}$이라는 원 논문의 주장과 달리 $2^{53}$의 복잡도를 제공한다는 점을 밝히고자 한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권1호
• /
• pp.33-39
• /
• 2009

본 논문은 Advanced Encryption Standard(AES) 암호화 코아가 내장된 System-on-a-Chip(SoC)의 스캔 기반 사이드 채널 공격에 의해 발생될 수 있는 비밀 키 정보 누출 방지를 위한 효과적인 시큐어 스캔 기술을 제안한다. 본 논문에서 제안하는 시큐어 스캔 설계 기술은 어플리케이션에 최적화 되어있는 암호화 코아를 수정하지 않고 적용을 할 수 있다. 또한 SoC 상의 IEEE1149.1 제어기 표준을 유지하며 기존 방식보다 적은 면적 오버 헤드와 전력 소모 및 높은 고장 검출율을 갖는 기술을 제안한다.

• ETRI Journal
• /
• 제37권3호
• /
• pp.584-594
• /
• 2015

To date, many different kinds of logic styles for hardware countermeasures have been developed; for example, SABL, TDPL, and DyCML. Current mode-based logic styles are useful as they consume less power compared to voltage mode-based logic styles such as SABL and TDPL. Although we developed TPDyCML in 2012 and presented it at the WISA 2012 conference, we have further optimized it in this paper using a binary decision diagram algorithm and confirmed its properties through a practical implementation of the AES S-box. In this paper, we will explain the outcome of HSPICE simulations, which included correlation power attacks, on AES S-boxes configured using a compact NMOS tree constructed from either SABL, CMOS, TDPL, DyCML, or TPDyCML. In addition, to compare the performance of each logic style in greater detail, we will carry out a mutual information analysis (MIA). Our results confirm that our logic style has good properties as a hardware countermeasure and 15% less information leakage than those secure logic styles used in our MIA.