• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 하계학술대회 논문집 C
• /
• pp.1277-1279
• /
• 1994

In the structure of ZnO/nip-SiC: H/metal substrate amorphous silicon (a-Si:H) solar cells, the effects of inserting a rear textured ZnO in the p-SiC:H/metal interface and a graded bandgap buffer layer in the i/p-SiC:H have been analysed by computer simulation. The incident light was taken to have an intensity of $100mW/cm^2$(AM-1). The thickness of the a-Si:H n, ${\delta}$-doped a-SiC:H p, and buffer layers was assumed to be $200{\AA},\;66{\AA}$, and $80{\AA}$, respectively. The scattering coefficients of the front and back ZnO were taken to be 0.2 and 0.7, respectively. Inserting the rear buffer layer significantly increases the open circuit voltage($V_{oc}$) due to reduction of the i/p interface recombination rate. The use of textured ZnO markedly improves collection efficiency in the long wavelengths( above ${\sim}550nm$ ) by back scattering and light confinement effects, resulting in dramatic enhancement of the short circuit current density($J_{sc}$). By using the rear buffer and textured ZnO, the i-layer thickness of the ceil for obtaining the maximum efficiency becomes thinner(${\sim}2500{\AA}$). From these results, it is concluded that the use of textured ZnO and buffer layer at the backside of the ceil is very effective for enhancing the conversion efficiency and reducing the degradation of a-Si:H pin-type solar cells.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.418.2-418.2
• /
• 2016

$Al_2O_3$ passivation layer has excellent passivation properties at p-type Si surface. This $Al_2O_3$ layer forms thin $SiO_2$ layer at the interface. There were some studies about inserting thermal oxidation process to replace naturally grown oxide during $Al_2O_3$ deposition. They showed improving passivation properties. However, thermal oxidation process has disadvantage of expensive equipment and difficult control of thin layer formation. Wet chemical oxidation has advantages of low cost and easy thin oxide formation. In this study, $Al_2O_3$/$SiO_2/Si(100)$ interface was formed by wet chemical oxidation and PA-ALD process. $SiO_2$ layer at Si wafer was formed by $HCl/H_2O_2$, $H_2SO_4/H_2O_2$ and $HNO_3$, respectively. 20nm $Al_2O_3$ layer on $SiO_2/Si$ was deposited by PA-ALD. This $Al_2O_3/SiO_2/Si(100)$ interface were characterized by capacitance-voltage characteristics and quasi-steady-state photoconductance decay method.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.218-219
• /
• 2008

In this paper, we have investigated the phase change memory device with cell structure using three-dimensional finite element analysis tool for reducing reset current. From the simulation, the reset current of PRAM with $SiO_2$ inserting layer is greatly reduced, compared with the conventional device.

• 디지털융복합연구
• /
• 제12권7호
• /
• pp.291-296
• /
• 2014

GaN LED의 p-패드 금속과 에피층 사이에 $SiO_2$ 전류 절연 층을 제작하고, p-전극 금속의 패턴을 핑거(finger) 형태로 확장하여 형성함으로써, 대면적 고출력 소자에서 전류가 균일하게 퍼지도록 유도함과 동시에 p 패드 금속 표면에서의 광 손실을 줄여 광 출력을 증진시켰다. $SiO_2$ 절연 층의 면적과 두께를 다르게 하면서 광 출력의 증가를 비교 확인하였고, 실바코 사의 ATLAS 툴을 이용하여 컴퓨터 시뮬레이션을 실시함으로써 LED 내 활성 층에서의 전류 밀도 분포를 계산하였다. $SiO_2$ 절연 층의 두께가 $50{\mu}m$와 $100{\mu}m$ 인 두 경우 모두, p 패드의 직경이 $105{\mu}m$이고 핑거의 폭은 $12{\mu}m$인 경우와 비교할 때, p 패드의 직경이 $100{\mu}m$이고 핑거의 폭이 $6{\mu}m$인 경우가 더 높은 광 출력 특성을 나타냈다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.958-961
• /
• 2007

The electrical characteristics of organic thin-filmtransistor (OTFTs) can be improved by inserting adhesion layer on gate dielectrics. Adhesion layer was used as polymeric adhesion layer deposited on inorganic gate insulators such as silicon dioxide $(SiO_2)$ and it was formed by vapor deposition polymerization (VDP) instead of spin-coating process. The OTFTs obtained the on/off ratio $of{\sim}10^4$, threshold voltage of 1.8V, subthreshold slop of 2.9 V/decade and field effect mobility about $0.01\;cm^2/Vs$.

• 한국재료학회지
• /
• 제21권6호
• /
• pp.341-346
• /
• 2011

In this study, we inserted a Zn buffer layer into a AZO/p-type a-si:H layer interface in order to lower the contact resistance of the interface. For the Zn layer, the deposition was conducted at 5 nm, 7 nm and 10 nm using the rf-magnetron sputtering method. The results were compared to that of the AZO film to discuss the possibility of the Zn layer being used as a transparent conductive oxide thin film for application in the silicon heterojunction solar cell. We used the rf-magnetron sputtering method to fabricate Al 2 wt.% of Al-doped ZnO (AZO) film as a transparent conductive oxide (TCO). We analyzed the electro-optical properties of the ZnO as well as the interface properties of the AZO/p-type a-Si:H layer. After inserting a buffer layer into the AZO/p-type a-Si:H layers to enhance the interface properties, we measured the contact resistance of the layers using a CTLM (circular transmission line model) pattern, the depth profile of the layers using AES (auger electron spectroscopy), and the changes in the properties of the AZO thin film through heat treatment. We investigated the effects of the interface properties of the AZO/p-type a-Si:H layer on the characteristics of silicon heterojunction solar cells and the way to improve the interface properties. When depositing AZO thin film on a-Si layer, oxygen atoms are diffused from the AZO thin film towards the a-Si layer. Thus, the characteristics of the solar cells deteriorate due to the created oxide film. While a diffusion of Zn occurs toward the a-Si in the case of AZO used as TCO, the diffusion of In occurs toward a-Si in the case of ITO used as TCO.

• 한국세라믹학회지
• /
• 제39권4호
• /
• pp.377-385
• /
• 2002

Metal-Ferroelectric-Insulator-Semiconductor(MFIS) 구조의 적용하기 위해 R. F. 마그네트론 스퍼터를 이용하여 p-type Si(111) 기판 위에 $ZrO_2$와 $SrBi_2Ta_2O_9$ 박막을 증착하였다. SBT 박막은 $ZrO_2$ 완충층을 삽입함으로써 MFIS 구조의 전기적인 특성이 향상되었다. $ZrO_2$ 박막의 두께를 고정하고 SBT 박막의 두께를 160nm에서 220nm으로 변화시키면서 윈도우 메모리를 3-9V의 범위에서 측정하였다. Pt/SBT(160nm)/$ZrO_2$(20nm)/Si의 조건에서 최대 2.2V 메모리 윈도우 값을 얻을 수 있었으며 이 메모리 윈도우 값은 실제 적용되는 저전압 NDRO-FRAM 구동에 충분한 값이다.

• 한국세라믹학회지
• /
• 제35권10호
• /
• pp.1107-1112
• /
• 1998

We could obtan c-axis oriented $SrBi_2$$Ta_2$$O_9$ thin films on usual Pt(111)/Ti/$SiO_2$/Si(100) substrate using a r. f. magnetron sputtering technique. According to the increase of sputtering pressure from 250 to 300 mTorr the Bi content and degree of the c-a xis preferred orientation of $SrBi_2$$Ta_2$$O_9$ thin films were increased. By controlling Bi(or $Bi_2O_3$) loss from $SrBi_2$$Ta_2$$O_9$ thin films during post annealing and by inserting $Bi_2O_3$ layer in $SrBi_2$$Ta_2$$O_9$ thin films the effect of Bi content on the c-axis oriented growth of $SrBi_2$$Ta_2$$O_9$ thin films could be investigated without the effect of sputtering pressure. The degree of the c-axis preferred orientation of $SrBi_2$$Ta_2$$O_9$ thin films was increased with increasing with increasing Bi content by control of Bi(or $Bi_2O_3$) loss of $SrBi_2$$Ta_2$$O_9$ thin films. But the c-axis oriented growth of $SrBi_2$$Ta_2$$O_9$ thin films disappeared by the inserting of $Bi_2O_3$ lay-er in $SrBi_2$$Ta_2$$O_9$ thin films.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.1-7
• /
• 2004

SOI 구조에서 형성된 MOS 트랜지스터의 장점과 strained Si에서 전자의 이동도가 향상되는 효과를 동시에 고려하기 위해 buried oxide(BOX)층과 Top Si층 사이에 Ge을 삽입하여 strained Si/relaxed SiGe/SiO₂Si 구조를 형성하고 strained Si fully depletion(FD) n-MOSFET를 제작하였다. 상부 strained Si층과 하부 SiGe층의 두께의 합을 12.8nm로 고정하고 상부 strained Si 층의 두께에 변화를 주어 두께의 변화가 electron mobility에 미치는 영향을 분석하였다. Strained Si/relaxed SiGe/SiO2/Si (strained Si/SGOI) 구조위의 FD n-MOSFET의 전자 이동도는 Si/SiO₂/Si (SOI) 구조위의 FD n-MOSFET 에 비해 30-80% 항상되었다. 상부 strained Si 층과 하부 SiGe 층의 두께의 합을 12.8nm 로 고정한 shrined Si/SGOI 구조 FD n-MOSFET에서 상부층 strained Si층의 두께가 감소하면 하부층 SiGe 층 두께 증가로 인한 Ge mole fraction이 증가함에 의해 inter-valley scattering 이 감소함에도 불구하고 n-channel 층의 전자이동도가 감소하였다. 이는 strained Si층의 두께가 감소할수록 2-fold valley에 있는 전자가 n-channel 층에 더욱더 confinement 되어 intra-valley phonon scattering 이 증가하여 전자 이동도가 감소함이 이론적으로 확인되었다.

• 한국자기학회지
• /
• 제16권6호
• /
• pp.279-282
• /
• 2006

비정질 강자성 NiFeSiB 자유층을 갖는 자기터널접합 (MTJ)에 대하여 연구하였다. 비정질 자유층이 MTJ의 스위칭 특성에 미치는 영향을 알아보는데 역점을 두어 기존의 CoFe와 NiFe층 대신에 NiFeSiB 자성층을 사용하였다. $Ni_{16}Fe_{62}Si_{8}B_{14}$는 $Co_{90}Fe_{10}$보다 더 낮은 포화자화도 ($M_{s}:\;800\;emu/cm^{3}$) 그리고 $Ni_{80}Fe_{20}$보다 더 높은 이방성 상수 ($K_{u}:\;2700\;erg/cm^{3}$)를 갖는다. $Si/SiO_{2}/Ta$ 45/Ru 9.5/IrMn 10/CoFe $7/AlO_{x}/CoFeSiB\;(t)/Ru\;60\;(nm)$ 구조는 그 자체의 낮은 포화자화도와 높은 일축 이방성을 가짐으로 인하여 보자력($H_{c}$)을 감소시키고 스위칭 각형을 증가시키게 함으로서 MTJ의 스위칭 특성에 유리한 것으로 조사되었다. 더욱이 미소두께(1 nm)의 CoFe층을 터널장벽/NiFeSiB 경계면에 삽입하면 TMR비와 스위칭 각형이 증가하고 개선되었다.