In this paper, we propose a super-junction MOSFET (SJ MOSFET) fabricated through a simple pillar forming process by varying the Si epilayer thickness and doping concentration of pillars using SILVACO TCAD simulation. The design of the SJ MOSFET structure is presented, and the doping concentration of pillar, breakdown voltage ($V_{BR}$) and drain current are analyzed. The device performance of conventional Si planar metal-oxide semiconductor field-effect transistor(MOSFET), Si SJ MOSFET, and SiGe SJ MOSFET was investigated. The p- and n-pillars in Si SJ MOSFET suppressed the punch-through effect caused by drain bias. This lead to the higher $V_{BR}$ and reduced on resistance of Si SJ MOSFET. An increase in the thickness of Si epilayer and decrease in the former is most effective than the latter. The implementation of SiGe epilayer to SJ MOSFET resulted in the improvement of $V_{BR}$ as well as drain current in saturation region, when compared to Si SJ MOSFET. Such a superior device performance of SiGe SJ MOSFET could be associated with smaller bandgap of SiGe which facilitated the drift of carriers through lower built-in potential barrier.
Proceedings of the Korean Institute of Information and Commucation Sciences Conference
/
2004.05b
/
pp.635-641
/
2004
This paper presents a new low-cost RF Built-In Self-Test (BIST) circuit for measuring transducer voltage gain, noise figure and input impedance of 5.25GHa low noise amplifier (LNA). The BIST circuit is designed using 0.18${\mu}{\textrm}{m}$ SiGe technology. The test technique utilizes input impedance matching and output transient voltage measurements. The technique is simple and inexpensive. Total chip size has additional area of about 18% for BIST circuit.
Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
/
1994.11a
/
pp.54-58
/
1994
H$_2$ bake and GeH$_4$ clean are used as a in-situ pre-clean method in low temperature Si based epitaxial growth technology using rapid thermal processing chemical vapor deposition (RTPCVD). In this paper, the H$_2$ bake and GeH$_4$ clean processes are optimized for low surface defect density using Taguchi method. In H$_2$ bake process, the epitaxial growth temperature affects dominantly on the surface defect density, and the next affecting factors are H$_2$ bake temperature and rinse time in de-ionised water. In GeH$_4$ clean process, GeH$_4$ clean temperature affects most strongly on the surface defect density, and the minor factor is GeH$_4$flow rate. The optimum process conditions predicted fly Taguchi method agree well with tile experimental data in both in-situ clean processes.
Proceedings of the Korean Vacuum Society Conference
/
2013.02a
/
pp.250-250
/
2013
본 연구에서는 차세대 상변화메모리(PCRAM)와 초고속 소자(FET) 등의 응용을 위하여 사용되고 있는 Ge 소재를 제조하기 위해새롭게 전구체를 개발하고 이를 CVD (Chemical Vapor Deposition) 공정을 이용하여 증착실험을 실시하였다. 새롭게 개발된 Ge 전구체 (isopropyl germane)는 기존 Ge 전구체보다 합성비용이 경제적이며 공정이 간단하고 상업적 생산에도 적합하다는 장점을 갖고 있다. Ge 박막의 증착은 증착압력, 증착온도, reactive gas (H2) 유량, carrier gas(Ar) 유량, 기판(Si, Pt 등) 등을 변수로 하여 실험하였다. 증착된 박막에 대하여 FE-SEM, XRD 등을 통하여 기본적인 물성분석을 실시하였다.
Proceedings of the Korean Vacuum Society Conference
/
2010.08a
/
pp.143-144
/
2010
3-5족 화합물 반도체를 이용한 집광형 삼중 접합 태양전지는 40% 이상의 광변환 효율로 많은 주목을 받고 있다[1]. 삼중 접합 태양전지의 하부 셀은 기계적 강도가 높고 장파장을 흡수할 수 있는 Ge이 사용된다. Ge위에 성장될 III-V족 단결정막으로서 Ge과 격자상수가 일치하는 GaInP나 GaAs가 적합하고, 성장 중 V족 원소의 열확산으로 인해 Ge과 pn접합을 형성하게 된다. 이때 GaInP의 P의 경우 GaAs의 As보다 확산계수가 낮아 태양전지 변환효율향상에 유리한 얇은 접합 형성이 가능하고, 표면 에칭효과가 적기 때문에 GaInP를 단결정막으로 선택하여 p-type Ge기판 위 성장으로 단일접합 Ge구조 제작이 가능하다. 하지만 이종접합 구조 성장으로 인해 발생한 계면사이의 전위나 미세결함들이 결정막내부에 존재하게 되며 이러한 결함들은 광학소자 응용 시 비발광 센터로 작용할 뿐 아니라 소자의 누설전류를 증가시키는 원인으로 작용하여 태양전지 변환효율을 감소시키게 된다. 이에 결함감소를 통해 소자의 전기적 특성을 향상시키고자 수소 열처리나 플라즈마 공정을 통해 수소 원자를 박막내부로 확산시키고, 계면이나 박막 내 결함들과 결합시킴으로서 결함들의 비활성화를 유도하는 연구가 많이 진행되어 왔다 [2][3]. 하지만, 격자불일치를 갖는 GaInP/Ge 구조에 대한 수소 열처리 및 불순물 준위의 거동에 대한 연구는 많이 진행되어 있지 않다. 따라서 본 연구에서는 Ga0.45In0.55P/Ge구조에 수소 열처리 공정을 적용을 통하여 단결정막 내부 및 계면에서의 결함밀도를 제어하고 이를 통해 태양 전지의 변환효율을 향상시키고자 한다. <111> 방향으로 $6^{\circ}C$기울어진 p-type Ge(100) 기판 위에 유기금속화학증착법 (MOCVD)을 통해 Si이 도핑된 200 nm의 n-type GaInP층을 성장하여 Ge과 단일접합 n-p 구조를 제작하였다. 제작된 GaInP/Ge구조를 furnace에서 250도에서 90~150분간 시간변화를 주어 수소열처리 공정을 진행하였다. 저온 photoluminescence를 통해 GaInP층의 광학적 특성 변화를 관찰한 결과, 1.872 eV에서 free-exciton peak과 1.761 eV에서 Si 도펀트 saturation에 의해 발생된 D-A (Donor to Acceptor)천이로 판단되는 peak을 검출할 수 있었다. 수소 열처리 시간이 증가함에 따라 free-exciton peak 세기 증가와 반가폭 감소를 확인하였고, D-A peak이 사라지는 것을 관찰할 수 있었다. 이러한 결과는 수소 열처리에 따른 단결정막 내부의 수소원자들이 얕은 불순물(shallow impurity) 들로 작용하는 도펀트들이나, 깊은 준위결함(deep level defect)으로 작용하는 계면근처의 전위, 미세결함들과의 결합으로 결함 비활성화를 야기해 발광세기와 결정질 향상효과를 보인 것으로 판단된다. 본 발표에서는 상술한 결과를 바탕으로 한 수소 열처리를 통한 박막 및 계면에서의 결함준위의 거동에 대한 광분석 결과가 논의될 것이다.
Proceedings of the Korean Vacuum Society Conference
/
2014.02a
/
pp.330.1-330.1
/
2014
개인용 노트북, 태블릿 PC, 핸드폰 기술 발전에 의해 언제 어디서나 데이터를 작성하고 기록하는 일들이 가능해졌다. 특히 cloud 시스템을 이용하여 데이터를 휴대기기에 직접 저장하지 않고 server에 기록하는 일들이 가능해짐에 따라 server 기기의 성능, server-room power 및 space 에 대한 관심이 증가하였다. Storage class memory (SCM) 이란 memory device와 storage device의 장점을 결합한 memory를 일컫는 기술로 현재 소형 디바이스 부분부터 점차 그 영역을 넓히고 있다. 그중 phase change material을 이용한 phase change memory (PCM) 기술이 가장 각광받고 있다. PCM의 경우 scaling됨에 의해 cell간의 열 간섭으로 인한 data 손실의 우려가 있어 cell의 면적을 최소화 하여 소자를 제작하여야 한다. 기존의 sputtering등의 PVD 방법으로는 한계가 있어 ALD 공정을 이용한 PCM에 대한 연구가 활발히 진행중이다. 특히 tellurium 원료기체로 silyl 화합물 [1]을 사용하여 주로 $Ge_2Sb_2Te_5$의 조성에 초점을 맞춰 진행되고 있으나, 세부 공정에 대한 기본적인 연구는 미비하다. 본 연구에서는 Ge-Sb-Te 3원계 박막을 형성하기 위한 Sb-Te 화합물의 증착 공정에 대한 연구를 수행하였다. 특히 원료기체로 Si이 없는 새로운 Te 원료기체를 이용하여 조성 조절을 하였고, 박막의 물성을 분석하였다. 또한 공정온도에 따른 박막의 물성 변화를 분석하였다.
Journal of the Korea Institute of Information and Communication Engineering
/
v.8
no.8
/
pp.1705-1712
/
2004
This paper presents a new low-cost RF Built-In Self-Test (BIST) circuit for measuring transducer voltage gain, noise figure and input impedance of 5.25GHz low noise amplifier (LNA). The BIST circuit is designed using 0.18${\mu}{\textrm}{m}$ SiGe technology. The test technique utilizes input impedance matching and output transient voltage measurements. The technique is simple and inexpensive. Total chip size has additional area of about 18% for BIST circuit.
Kim, Eun-Gyeom;Mun, Seon-U;Kim, Gyeong-Hun;Kim, Seong-Min;Park, Won-Ung;Han, Seung-Hui
Proceedings of the Korean Vacuum Society Conference
/
2012.08a
/
pp.337-337
/
2012
단일 결정의 Ge 박막은 0.67 eV의 작은 밴드갭을 가지고 있기에 장파장의 빛을 흡수하기 위한 목적으로 태양전지 분야에서 집중적인 연구가 진행되어지고 있다. 또한, Si에 비하여 높은 전하 이동도를 가지고 있기에 박막 트랜지스터로의 응용 연구들이 진행되고 있는 중이다. 전자 소자로써 큰 효과를 가지고 오기 위해서는 양질의 Ge 결정박막을 성장하여야 한다. 이를 위하여 다양한 공정 방법으로 Ge 박막의 결정성 향상에 대한 연구들을 진행하고 있다. 그중 본 연구에서는 ICP-assisted DC sputtering 방법을 이용하여 저온(${\sim}230^{\circ}C$) Ge 박막 결정성장에 대한 연구를 진행하였다. Ge 박막을 유리기판(Eagle 2000) 위에 증착하였으며, $6{\times}10^{-6}$ Torr 이하의 기본 압력에서 공정을 진행하였다. 7 mTorr의 Ar 분위기에서 타겟에 인가되는 전압 및 전류를 변화 시키며 Ge 박막 증착에 미치는 영향에 대해서 연구를 진행하였다. 기본적인 DC sputtering 방법을 이용하여 박막을 증착하였을 경우 증착한 모든 샘플에서 결정성을 확인하였으며, 낮은 전압에서도 결정화가 일어나는 것을 확인 할 수 있었다. 또한 전압을 증가시켜도 결정화 정도가 일정하게 유지됨을 확인 할 수 있었다. 다만 이 경우에는 결정의 방향이 랜덤하게 형성되었으며, DC sputtering 방법을 이용하여 저온에서 공정을 진행하였기에 박막은 수십 nm의 columnar grain을 형성하였다. ICP를 이용한 DC sputtering 방법을 이용하여 박막을 증착 하였을 경우, 일정 전압 이하에서는 비정질의 Ge 박막이 균일하게 형성됨을 확인 할 수 있었으며, 이후 결정화 정도가 타겟에 인가되는 전압에 비례하여 증가하였다. 또한, 이때 증착된 Ge 박막은 단일 결정으로 형성되었음을 확인 할 수 있었다. 이는 박막 성장시 ICP에 의해서 생성된 Ar 이온이 표면으로 가속화됨으로 인하여 Ge 박막 표면에서 channeling 효과가 나타남으로 인하여 <110> 방향으로 결정이 정열된 것으로 보인다.
Proceedings of the Korean Vacuum Society Conference
/
2010.08a
/
pp.202-202
/
2010
최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력증가 등이 문제가 되고 있다. DRAM의 경우, 캐패시터 영역의 축소문제가 소자집적화를 방해하는 요소로 작용하고 있다. 1T-DRAM은 기존의 DRAM과 달리 캐패시터 영역을 없애고 상부실리콘의 중성영역에 전하를 저장함으로써 소자집적화에 구조적인 이점을 갖는다. 또한 silicon-on-insulator (SOI) 기판을 이용할 경우, 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 소자의 저전력화를 실현할 수 있다. 본 연구에서는 silicon-germanium-on-insulator (SGOI) 기판을 이용한 1T-DRAM의 열처리온도에 따른 특성 변화를 평가하였다. 기존의 SOI 기판을 이용한 1T-DRAM과 달리, SGOI 기판을 사용할 경우, strained-Si 층과 relaxed-SiGe 층간의 격자상수 차에 의한 캐리어 이동도의 증가효과를 기대할 수 있다. 하지만 열처리 시, SiGe층의 Ge 확산으로 인해 상부실리콘 및 SiGe 층의 두께를 변화시켜, 소자의 특성에 영향을 줄 수 있다. 열처리는 급속 열처리 공정을 통해 $850^{\circ}C$와 $1000^{\circ}C$로 나누어 30초 동안 N2/O2 분위기에서 진행하였다. 그리고 Programming/Erasing (P/E)에 따라 달라지는 전류의 차를 감지하여 제작된 1T-DRAM의 메모리 특성을 평가하였다.
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나
그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며,
이를 위반시 정보통신망법에 의해 형사 처벌됨을 유념하시기 바랍니다.
[게시일 2004년 10월 1일]
이용약관
제 1 장 총칙
제 1 조 (목적)
이 이용약관은 KoreaScience 홈페이지(이하 “당 사이트”)에서 제공하는 인터넷 서비스(이하 '서비스')의 가입조건 및 이용에 관한 제반 사항과 기타 필요한 사항을 구체적으로 규정함을 목적으로 합니다.
제 2 조 (용어의 정의)
① "이용자"라 함은 당 사이트에 접속하여 이 약관에 따라 당 사이트가 제공하는 서비스를 받는 회원 및 비회원을
말합니다.
② "회원"이라 함은 서비스를 이용하기 위하여 당 사이트에 개인정보를 제공하여 아이디(ID)와 비밀번호를 부여
받은 자를 말합니다.
③ "회원 아이디(ID)"라 함은 회원의 식별 및 서비스 이용을 위하여 자신이 선정한 문자 및 숫자의 조합을
말합니다.
④ "비밀번호(패스워드)"라 함은 회원이 자신의 비밀보호를 위하여 선정한 문자 및 숫자의 조합을 말합니다.
제 3 조 (이용약관의 효력 및 변경)
① 이 약관은 당 사이트에 게시하거나 기타의 방법으로 회원에게 공지함으로써 효력이 발생합니다.
② 당 사이트는 이 약관을 개정할 경우에 적용일자 및 개정사유를 명시하여 현행 약관과 함께 당 사이트의
초기화면에 그 적용일자 7일 이전부터 적용일자 전일까지 공지합니다. 다만, 회원에게 불리하게 약관내용을
변경하는 경우에는 최소한 30일 이상의 사전 유예기간을 두고 공지합니다. 이 경우 당 사이트는 개정 전
내용과 개정 후 내용을 명확하게 비교하여 이용자가 알기 쉽도록 표시합니다.
제 4 조(약관 외 준칙)
① 이 약관은 당 사이트가 제공하는 서비스에 관한 이용안내와 함께 적용됩니다.
② 이 약관에 명시되지 아니한 사항은 관계법령의 규정이 적용됩니다.
제 2 장 이용계약의 체결
제 5 조 (이용계약의 성립 등)
① 이용계약은 이용고객이 당 사이트가 정한 약관에 「동의합니다」를 선택하고, 당 사이트가 정한
온라인신청양식을 작성하여 서비스 이용을 신청한 후, 당 사이트가 이를 승낙함으로써 성립합니다.
② 제1항의 승낙은 당 사이트가 제공하는 과학기술정보검색, 맞춤정보, 서지정보 등 다른 서비스의 이용승낙을
포함합니다.
제 6 조 (회원가입)
서비스를 이용하고자 하는 고객은 당 사이트에서 정한 회원가입양식에 개인정보를 기재하여 가입을 하여야 합니다.
제 7 조 (개인정보의 보호 및 사용)
당 사이트는 관계법령이 정하는 바에 따라 회원 등록정보를 포함한 회원의 개인정보를 보호하기 위해 노력합니다. 회원 개인정보의 보호 및 사용에 대해서는 관련법령 및 당 사이트의 개인정보 보호정책이 적용됩니다.
제 8 조 (이용 신청의 승낙과 제한)
① 당 사이트는 제6조의 규정에 의한 이용신청고객에 대하여 서비스 이용을 승낙합니다.
② 당 사이트는 아래사항에 해당하는 경우에 대해서 승낙하지 아니 합니다.
- 이용계약 신청서의 내용을 허위로 기재한 경우
- 기타 규정한 제반사항을 위반하며 신청하는 경우
제 9 조 (회원 ID 부여 및 변경 등)
① 당 사이트는 이용고객에 대하여 약관에 정하는 바에 따라 자신이 선정한 회원 ID를 부여합니다.
② 회원 ID는 원칙적으로 변경이 불가하며 부득이한 사유로 인하여 변경 하고자 하는 경우에는 해당 ID를
해지하고 재가입해야 합니다.
③ 기타 회원 개인정보 관리 및 변경 등에 관한 사항은 서비스별 안내에 정하는 바에 의합니다.
제 3 장 계약 당사자의 의무
제 10 조 (KISTI의 의무)
① 당 사이트는 이용고객이 희망한 서비스 제공 개시일에 특별한 사정이 없는 한 서비스를 이용할 수 있도록
하여야 합니다.
② 당 사이트는 개인정보 보호를 위해 보안시스템을 구축하며 개인정보 보호정책을 공시하고 준수합니다.
③ 당 사이트는 회원으로부터 제기되는 의견이나 불만이 정당하다고 객관적으로 인정될 경우에는 적절한 절차를
거쳐 즉시 처리하여야 합니다. 다만, 즉시 처리가 곤란한 경우는 회원에게 그 사유와 처리일정을 통보하여야
합니다.
제 11 조 (회원의 의무)
① 이용자는 회원가입 신청 또는 회원정보 변경 시 실명으로 모든 사항을 사실에 근거하여 작성하여야 하며,
허위 또는 타인의 정보를 등록할 경우 일체의 권리를 주장할 수 없습니다.
② 당 사이트가 관계법령 및 개인정보 보호정책에 의거하여 그 책임을 지는 경우를 제외하고 회원에게 부여된
ID의 비밀번호 관리소홀, 부정사용에 의하여 발생하는 모든 결과에 대한 책임은 회원에게 있습니다.
③ 회원은 당 사이트 및 제 3자의 지적 재산권을 침해해서는 안 됩니다.
제 4 장 서비스의 이용
제 12 조 (서비스 이용 시간)
① 서비스 이용은 당 사이트의 업무상 또는 기술상 특별한 지장이 없는 한 연중무휴, 1일 24시간 운영을
원칙으로 합니다. 단, 당 사이트는 시스템 정기점검, 증설 및 교체를 위해 당 사이트가 정한 날이나 시간에
서비스를 일시 중단할 수 있으며, 예정되어 있는 작업으로 인한 서비스 일시중단은 당 사이트 홈페이지를
통해 사전에 공지합니다.
② 당 사이트는 서비스를 특정범위로 분할하여 각 범위별로 이용가능시간을 별도로 지정할 수 있습니다. 다만
이 경우 그 내용을 공지합니다.
제 13 조 (홈페이지 저작권)
① NDSL에서 제공하는 모든 저작물의 저작권은 원저작자에게 있으며, KISTI는 복제/배포/전송권을 확보하고
있습니다.
② NDSL에서 제공하는 콘텐츠를 상업적 및 기타 영리목적으로 복제/배포/전송할 경우 사전에 KISTI의 허락을
받아야 합니다.
③ NDSL에서 제공하는 콘텐츠를 보도, 비평, 교육, 연구 등을 위하여 정당한 범위 안에서 공정한 관행에
합치되게 인용할 수 있습니다.
④ NDSL에서 제공하는 콘텐츠를 무단 복제, 전송, 배포 기타 저작권법에 위반되는 방법으로 이용할 경우
저작권법 제136조에 따라 5년 이하의 징역 또는 5천만 원 이하의 벌금에 처해질 수 있습니다.
제 14 조 (유료서비스)
① 당 사이트 및 협력기관이 정한 유료서비스(원문복사 등)는 별도로 정해진 바에 따르며, 변경사항은 시행 전에
당 사이트 홈페이지를 통하여 회원에게 공지합니다.
② 유료서비스를 이용하려는 회원은 정해진 요금체계에 따라 요금을 납부해야 합니다.
제 5 장 계약 해지 및 이용 제한
제 15 조 (계약 해지)
회원이 이용계약을 해지하고자 하는 때에는 [가입해지] 메뉴를 이용해 직접 해지해야 합니다.
제 16 조 (서비스 이용제한)
① 당 사이트는 회원이 서비스 이용내용에 있어서 본 약관 제 11조 내용을 위반하거나, 다음 각 호에 해당하는
경우 서비스 이용을 제한할 수 있습니다.
- 2년 이상 서비스를 이용한 적이 없는 경우
- 기타 정상적인 서비스 운영에 방해가 될 경우
② 상기 이용제한 규정에 따라 서비스를 이용하는 회원에게 서비스 이용에 대하여 별도 공지 없이 서비스 이용의
일시정지, 이용계약 해지 할 수 있습니다.
제 17 조 (전자우편주소 수집 금지)
회원은 전자우편주소 추출기 등을 이용하여 전자우편주소를 수집 또는 제3자에게 제공할 수 없습니다.
제 6 장 손해배상 및 기타사항
제 18 조 (손해배상)
당 사이트는 무료로 제공되는 서비스와 관련하여 회원에게 어떠한 손해가 발생하더라도 당 사이트가 고의 또는 과실로 인한 손해발생을 제외하고는 이에 대하여 책임을 부담하지 아니합니다.
제 19 조 (관할 법원)
서비스 이용으로 발생한 분쟁에 대해 소송이 제기되는 경우 민사 소송법상의 관할 법원에 제기합니다.
[부 칙]
1. (시행일) 이 약관은 2016년 9월 5일부터 적용되며, 종전 약관은 본 약관으로 대체되며, 개정된 약관의 적용일 이전 가입자도 개정된 약관의 적용을 받습니다.