• ETRI Journal
• /
• 제37권4호
• /
• pp.772-779
• /
• 2015

This paper presents a power-efficient hardware realization for a motion estimation technique that is based on the full-search block matching algorithm (FSBMA). The considered input is the quarter common intermediate format of digital video. The mean of absolute difference (MAD) is the distortion criteria employed for the block matching process. The conventional architecture considered for the hardware realization of FSBMA is that of the shift register-based 2-D systolic array. For this architecture, a conservative approximation technique is adapted to eliminate unnecessary MAD computations involved in the block matching process. Upon introducing the technique to the conventional architecture, the power and complexity of its implantation is reduced, while the accuracy of the motion vector extracted from the block matching process is preserved. The proposed architecture is verified for its functional specifications. A performance evaluation of the proposed architecture is carried out using parameters such as power, area, operating frequency, and efficiency.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권4호
• /
• pp.237-250
• /
• 2015

This paper describes a hardware-oriented algorithm and its conceptual implementation in a real-time speed limit traffic sign detection system on an automotive-oriented field-programmable gate array (FPGA). It solves the training and color dependence problems found in other research, which saw reduced recognition accuracy under unlearned conditions when color has changed. The algorithm is applicable to various platforms, such as color or grayscale cameras, high-resolution (4K) or low-resolution (VGA) cameras, and high-end or low-end FPGAs. It is also robust under various conditions, such as daytime, night time, and on rainy nights, and is adaptable to various countries' speed limit traffic sign systems. The speed limit traffic sign candidates on each grayscale video frame are detected through two simple computational stages using global luminosity and local pixel direction. Pipeline implementation using results-sharing on overlap, application of a RAM-based shift register, and optimization of scan window sizes results in a small but high-performance implementation. The proposed system matches the processing speed requirement for a 60 fps system. The speed limit traffic sign recognition system achieves better than 98% accuracy in detection and recognition, even under difficult conditions such as rainy nights, and is implementable on the low-end, low-cost Xilinx Zynq automotive Z7020 FPGA.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2003년도 하계학술대회 논문집
• /
• pp.276-279
• /
• 2003

본 논문에서는 블루투스 장비 간 암호화를 위해 사용되는 암호화 모듈의 설계 및 구현에 관한 내용을 다룬다. 암호화 모듈은 기저 대역내에 암호화 키 생성 모듈과 암호화 엔진 모듈로 구성된다. 암호화 키 생성 모듈은 Cylink사에서 제안한 공개 도메인인 SAFER+(Secure And Fast Encryption Routine) 알고리즘을 사용하여 128bit 키를 생성한다. 그 구성은 키 치환을 위한 치환 함수(key-controlled substitution)와 선형 변환을 위한 PHT(Pseudo-Hadamard Transform)와 Armenian Shuffle 변환기로 구성된다. 암호화 엔진 모듈은 전송 패킷내의 페이로드 데이터와 생성된 사이퍼 키 스트림 데이터와 XOR연산을 통하려 암호화를 행하며 그 구성은 LFSR (Linear Feedback Shift Register)와 합 결합기로 구성된다. 이 중 암호화 키 생성 모듈은 LM(Link Manager)의 PDU(Protocol Data Unit) 패킷을 통해 상호 정보가 교환되므로 암호화키를 생성하는데 있어 시간적 제약이 덜 하다. 따라서 본 논문에서는 변형된 SAFER+ 알고리즘 구현하는데 있어 치환 함수의 덧셈과 XOR, 로그, 지수연산을 바이트 단위의 순차 계산을 수행함으로써 소요되는 하드웨어 용량을 줄이도록 설계하였다. 본 논문에서 제시한 모듈은 블루투스 표준안 버전 1.1에 근거하여 구현하였으며 시뮬레이션 및 테스트는 Xilinx FPGA를 이용하여 검증하였다.

• 대한전자공학회논문지
• /
• 제23권5호
• /
• pp.666-673
• /
• 1986

본 논문에서는 다중고장 검출이 가능하고 부가회로가 적은 새로운 PLA 설계방식을 제안하였다. 부가회로로는 하나의 쉬프트레지스터 열과 2 비트 디코우터에 제어입력을 사용하였다. 제어입력을 사용하므로써 비트선들을 효과적으로 제어할 수 있다. 종래의 논문들에서 구체적으로 다루지 않았던 단락고장과 서로 다른 모델 간의 다중고장을 다루었으며 고장의 등가관계 및 지배고장(Dominant Faults)을 정의하여 다중고장을 해석하였다. 또한 본 설계방식을 Folded PLA에도 적용하였다.

• 한국통신학회논문지
• /
• 제35권6B호
• /
• pp.954-961
• /
• 2010

스트림 암호는 블록 암호보다 안전성은 떨어지지만 수행 속도가 빠른 것이 큰 장점이었다. 그러나 최근까지 블록 암호의 수행 속도를 개선한 알고리즘 개발로 지금은 AES의 경우 스트림 암호와 수행 속도 차가 거의 없게 되어, 안전하면서 빠른 스트림 암호 개발이 절실히 요구된다. 본 논문에서는 ASR(Arithmetic Shift Register)과 간단한 논리연산으로 구성된 32비트 출력의 고속 스트림 암호 AA32를 제안한다. 제안한 알고리즘은 소프트웨어 구현이 쉽게 디자인된 스트림 암호 알고리즘으로 128비트 키를 지원하고 있으며, 워드와 바이트 단위로 연산을 수행한다. AA32의 전체 구성은 선형 궤환 순서기(Linear Feedback Sequencer)로 ASR 151비트를 적용하였고, 축소함수는 비선형(Non-Linear) 연산을 위한 S-박스를 사용하지 않고 간단한 논리연산을 사용한 크게 두 부분으로 구성되어 있는 매우 간결한 구조의 스트림 암호이다. 제안한 스트림 암호 AA32는 SSC2, Salsa20 보다 수행 속도 테스트결과 빠른 결과를 보여주고 있으며, 안전성 또한 현대 암호 알고리즘이 필요로 하는 안전성을 만족하고 있다. 제안한 암호 알고리즘은 휴대폰과 같은 무선 인터넷 환경과 DRM(Digital Right Management) 등과 같은 실시간 처리가 필요한 분야와 제한된 환경인 무선 센서 네트워크(Wireless Sensor Network)에 사용 가능한 고속 스트림 암호 알고리즘이다.

• 정보보호학회논문지
• /
• 제24권1호
• /
• pp.51-58
• /
• 2014

스트림 암호 방식에서 사용되는 난수 발생기는 선형 궤환 쉬프트 레지스터(Linear feedback shift register, LFSR) 구조를 주로 사용한다. Leap-ahead LFSR 구조는 기존 다중 LFSR 구조와 같이 한 사이클에 다중 비트의 난수를 발생시킨다. 단지 하나의 LFSR로 구성되기 때문에 하드웨어적으로 간단하다는 장점을 갖지만, 때때로 생성되는 난수열의 최대 주기가 급격히 감소한다. 본 논문은 이러한 문제를 해결하기 위해 세그멘티드 Leap-ahead LFSR 구조를 제안한다. 수학적인 분석을 이용하여 제안된 구조를 검증하였다. 또한 제안된 구조를 Xilinx Vertex5 FPGA를 이용하여 회로 합성후 동작 속도와 회로 크기를 기존 구조와 비교하였다. 제안된 구조는 기존 Leap-ahead LFSR 구조에 비해 최대 2.5배까지 최대 주기를 향상시킨다.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.15-22
• /
• 2012

본 논문에서 공핍 모드 n-채널 InGaZnO 박막트랜지스터를 이용하여 소비전력이 낮은 스캔 구동 회로를 제안한다. 제안된 스캔 구동 회로는 단 2개의 클록 신호만을 사용하고 추가적인 마스킹 신호나 회로가 필요 없이 이웃하는 스캔 출력 간에 겹쳐짐이 없는 스캔 출력 신호를 만들어 낸다. 클록 신호를 줄임과 동시에 단락 전류를 줄임으로써 소비전력을 줄일 수 있었다. 모의 실험 결과 트랜지스터 문턱전압의 편차 범위가 -3.0 ~ 1.0V일 때에도 스캔 출력 신호가 정상적으로 출력됨을 확인하였다. XGA의 해상도를 갖는 디스플레이를 대상으로 양과 음의 전원 전압이 각각 15V, -5V이고 동작 주파수가 46KHz일 때, 스캔구동 회로의 소비전력이 4.89mW이다.

• 한국인터넷방송통신학회논문지
• /
• 제15권1호
• /
• pp.245-251
• /
• 2015

이 논문에서 LED로 구동되는 LCD 표시판의 백라이트 전체 화면의 밝기를 균일하게 제어할 수 있고, 필요에 따라 전체 화면 중 각 부분의 휘도 및 색의 특성을 정밀하게 제어할 수 있는 LED 백라이트용 제어 장치 및 백라이트 용 구동 장치를 제시한다. 백라이트 제어 장치는 clock 신호에 따라 직렬 데이터를 시프트 시키면서 병렬 데이터로 변환하여 출력하는 직렬-병렬 변환 시프트 레지스터, 복수의 레지스터들, 카운터, 복수의 비교기들, 그리고 PWM 제어 신호를 출력하는 복수의 동기화 게이트들을 포함한다. 이 논문에서 백 라이트 제어 장치 및 백라이트 구동 장치는 clock 주파수를 높이지 않으면서도 높은 분해능을 갖는 PWM 제어 신호를 생성할 수 있고 양자화 잡음을 분산하여 희석시킬 수 있는 PWM 제어 회로, 백라이트 제어 장치 장치를 제시한다.

• 사물인터넷융복합논문지
• /
• 제6권1호
• /
• pp.97-102
• /
• 2020

사물인터넷 환경에서 다중 객체의 스위치 제어는 고전압을 구동하기 위해 레벨 시프터가 있는 여러 솔리드 스테이트 구조로써 낮은 ON 저항과 양방향 릴레이 MOS 스위치를 통합했으며 외부 직렬 논리 제어에 의해 독립적으로 제어되어야 한다. 이 장치는 의료용 초음파 이미지 시스템, 잉크젯 프린터 제어 등의 IoT 기기뿐만 아니라, 켈빈 4 단자 측정을 사용한 PCB 개방 / 단락 및 누출 테스트 시스템과 같은 저전압 제어 신호에 의한 고전압 스위칭 제어가 필요한 응용 제품에 사용하도록 설계되었다. 이 논문에서는 FPGA (Field Programmable Gate Array) 테스트 패턴 생성을 사용한 아날로그 스위치 제어 블록의 구현 및 검증에 대하여 고찰하였다. 각 블록은 Verilog 하드웨어 설명 언어를 사용하여 구현된 후 Modelsim에 의해 시뮬레이션 되고 FPGA 보드에서 프로토타입화 되어 적용되었다. 제안된 아키텍처는 IoT 환경에서 여러개의 개체들을 동시에 제어하여야 하는 분야에 적용할 수 있으며 유사 형태의 IC를 테스트하기 위해 제안된 패턴 생성 방법을 적용할 수 있다.

• 한국정보통신학회논문지
• /
• 제14권10호
• /
• pp.2283-2291
• /
• 2010

스트림 암호시스템에 사용되는 불규칙 시각 제어 생성기인 수축수열 생성기는 두 개의 LFSR(Linear Feedback Shift Register)로 구성되며 이 생성기에 의해 생성되는 수열은 비선형수열임이 알려져 있다. 두 개의 최대길이를 갖는 90/150 셀룰라 오토마타 기반의 비선형수열 생성기는 각 셀에서 동일한 특성다항식을 갖는 의사 난수열을 효과적으로 생성할 수 있으므로 LFSR에 의해 생성되는 수열에 비하여 주기와 선형복잡도가 높은 비선형수열을 생성할 수 있다. 본 논문은 이러한 비선형수열에 대한 분석으로 90/150 셀룰라 오토마타 기반의 수축-삽입수열(shrunken-interleaved sequence)을 다룬다. 셀룰라 오토마타 기반의 비선형수열 생성기에 의해 생성되는 수축-삽입수열을 삽입수열로 분석이 가능함을 보이고 출력 수열의 일부를 알 때 알려지지 않은 새로운 출력 수열의 일부를 효과적으로 재구성하는 알고리즘을 제안한다.