• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.65-73
• /
• 2006

본 연구의 목적은 PCM/FM 전송시스템에서 RF 대역제한을 위해 사용되는 가변 컷오프 및 선형위상 특성을 갖는 pre-modulation 필터의 설계 및 주파수 응답을 분석하는데 있다. 이러한 필터를 구현하기 위해서 디지털 FIR 필터, DAC 및 가변 2차 LPF의 필터 블록을 구성하였으며 각 스테이지별 진폭 주파수 응답 분석을 통해서 아날로그 7차 베셀 필터의 요구조건에 만족하도록 필터블록의 감쇄특성을 효과적으로 할당하여 설계하였다. 또한 필터블록의 선형위상 특성을 살펴보았으며 가변 2차 LPF에 대해서는 실제 구현할 소자를 적용하여 시뮬레이션을 수행하여 고정 대역폭의 2차 베셀 필터의 그룹지연과 비교하여 통과 주파수 대역에서 선형성 조건에 합당한지 분석하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(4)
• /
• pp.70-73
• /
• 2000

The error diffusion is good for reproducing continuous image to binary image. However the reproduction of edge characteristics is weak in power spectrum analysis of display error. It is suggested for us an edge-enhanced error-diffusion method that is included pre-processing algorithm for edge characteristic enhancement. Pre-processing algorithm is organized horizontal and vertical directional 2nd order differential values and weighting function of pre-filter. The improved Error diffusion using pre-filter, presents a good results visually which edge characteristics is enhanced. The performance of the proposed algorithm is compared with that of the conventional edge-enhanced error diffusion by measuring the RAPSD of display error, the egde correlation and the local average accordance.

• Journal of Power Electronics
• /
• 제8권1호
• /
• pp.1-9
• /
• 2008

This paper presents the design and analysis of a new input AC current wave shaping AC-DC converter for cost effective harmonic mitigation under varying loads. The proposed converter consists of a delta-polygon connected autotransformer based twelve-pulse AC-DC converter and a small rating passive shunt filter tuned at $11^{th}$ harmonic frequency. The proposed AC-DC converter eliminates the most dominant $5^{th},\;7^{th}$ and $11^{th}$ harmonics and reduces higher order harmonics; thereby, resulting in an improved power quality at AC mains. Moreover, the design of the autotransformer is modified to make it suitable for retrofit applications, where presently a 6-pulse diode bridge rectifier is used. To validate the proposed approach, various power quality indices are presented under varying loads. Experimental results obtained on the developed converter are given to validate the model and design of the proposed converter.

• Journal of information and communication convergence engineering
• /
• 제11권2호
• /
• pp.139-146
• /
• 2013

This paper proposes a new spatial filtering approach for increasing the depth-of-field (DOF) of imaging systems, which is very useful for obtaining sharp images for a wide range of axial positions of the object. Many different techniques have been reported to increase the depth of field. However the main advantage in our method is its simplicity, since we propose the use of purely absorbing beam-shaping elements, which allows a high focal depth with a minimum modification of the optical architecture. In the filter design, we have used the analogy between the axial behavior of a system with spherical aberration and the transverse impulse response of a 1D defocused system. This allowed us the design of a ring-shaded filter. Finally, experimental verification of the theoretical statements is also provided.

• 한국통신학회논문지
• /
• 제34권12A호
• /
• pp.925-932
• /
• 2009

최근에 온도관리가 필수조건인 신선식품의 유통관리 분야에서 전지 지원 수동형 센서태그에 대한 요구가 크게 증대되고 있다. ISO/IEC18000-6REV1은 산업체에서 널리 사용되고 있는 EPCglobal Class1 Generation2 규격의 RFID 태그와 호환되는 전지 지원 수동형 센서태그를 지원하는 표준을 규정하고 있다. 본 논문에서는 전지 지원 수동형 센서태그를 지원하는 리더 모뎀을 FPGA로 설계하였으며, ISO/IEC18000-6REV1에서 정의하는 센서 데이터 처리기능을 개발하였다. 모뎀의 송신 블록은 표준에서 규정하는 성형필터(pulse shaping filter)를 지원하며, RF출력 신호는 표준에서 권고하는 스펙트럼 마스크를 만족한다. 태그의 신호를 수신하는 모뎀의 수신 블록은 심벌 타이밍 동기에 널리 사용되는 Gardner TED(Timing Error Detection) 방법을 이용하였으며, 동기 방식으로 설계된 수신기는 FM0, Miller-2, Miller-4, 그리고 Miller-8 신호를 모두 수신할 수 있다. 본 논문에서는 표준화가 진행중인 ISO/IEC18000-6REV1 규격을 만족하는 모뎀과 센서태그용 리더 시스템을 개발하여 센서태그 및 수동형 태그를 무선 환경에서 안정적으로 인식하였으며, 임베디드 리눅스 기반 플랫폼에서 센서 프로토콜을 구현하여 센서 데이터를 실시간으로 처리하였다.

• 한국의학물리학회지:의학물리
• /
• 제13권2호
• /
• pp.62-68
• /
• 2002

최근 설치된 선형가속기는 다엽 콜리메이터를 장착하고 있다. 기본적으로 다엽 콜리메이트의 사용은 기존의 차폐블럭을 대체하는 역할을 한다. 그러나 다엽 콜리메이터는 폭 1 cm의 콜리메이터가 각각 움직여서 방사선 조사 범위를 만들어 정교한 조사범위를 만들기 어려운 경우가 있을 수 있다. 따라서 조사야를 보다 정밀하게 만들기 위해 다엽 콜리메이터 아래 추가 차폐물을 사용하게 된다. 다엽 콜리메이터 아래 추가 차폐물을 사용할 경우 차폐물과 환자의 피부표면과의 거리가 짧아져 피부표면 선량이 증가하게 되며 최대 선량점(D$_{max}$)이 변할 수 있다. 이와 같은 변화는 조사야의 크기와 방사선의 에너지에 따라 영향을 받을 수 있다. 따라서 본 연구는 다엽 콜리메이터 아래 추가 차폐물을 사용할 때 조사야와 방사선에너지에 따라 표면선량과 최대 선량점의 변화를 측정하여 이들 값이 증가함을 확인하였고 다엽 콜리메이터 아래 추가 차폐물을 사용함으로써 증가한 표면선량은 전자 흡수판으로 2-3 mm 두께의 납판을 사용하여 효과적으로 감소시킬 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제29권9C호
• /
• pp.1279-1288
• /
• 2004

본 논문에서는 microwave 채널 환경에 적합한 OFDM(Orthogonal Frequency Division Multiplexing) 기반의 DMR(Digital Microwave Radio)시스템 구조를 제안하고 시스템 성능을 분석하였다. 기존의 단일 반송파 방식의 DMR 시스템은 High-level QAM변조방식을 사용하며 시스템 구성이 복잡하고, 페이딩 채널에 매우 민감한 특성을 갖기 때문에 전송용량의 한계가 발생한다. 따라서 이러한 문제점을 극복하기 위한 방안으로 페이딩 채널에 강한 OFDM 방식이 연구되어왔다. 본 논문에서는 기존 OFDM에서 사용된 windowing 방식 대신 BL-PSF(Band-Limited Pulse Shaping Filter)를 이용 하므로서 GI/GB(Guard Interval/Guard Band) 등의 잉여 데이터 사용을 지양하여 전송용량을 향상 시킬수 있도록 하였으며, IFFT/FFT 블록의 이용효율을 개선시킬 수 있도록 하였다. 본논문에서는 microwave 채널 환경에 대해 단일 반송파 방식의 DMR 시스템과 OFDM/QPSK-DMR 시스템의 성능을 시뮬레이션하여 비교분석하였다. 그 결과, 제안하는 DMR 시스템은 부 반송파의 수가 많아질수록 단일 반송파 방식의 DMR 시스템보다 우수한 fade margin을 갖는것을 알 수 있었다.

• 한국통신학회논문지
• /
• 제29권4A호
• /
• pp.429-438
• /
• 2004

본 논문에서는 WCDMA 시스템을 위한 판정궤환 동기식 동기추적 회로 (decision-feedback coherent code tracking loop)를 설계하고 AWGN 환경과 페이딩 환경에서 위상 에러와 심볼 에러의 영향을 고려하여 지터 분산을 해석한다. 먼저, AWGN 환경에서의 지터 분산을 위상 에러와 비트 오율을 포함하여 펄스성형 필터(pulse-shaping filter), 타이밍 오프셋 (timing offset), 신호 대 잡음비 (signal-to-interferences ratio), 루우프 대역폭(loop-bandwidth)에 대한 일반식으로 유도하고 페이딩 환경에서 지터 분산의 상한치 (upper bonnd)를 유도한다. 끝으로, WCDMA 순방향 링크의 DPCH 프레임 포맷 #13을 목표 시스템(target system)으로 설정하여 2차 동기식 등기추적 회로를 설계하고 AWGN 환경과 Rayleigh 페이딩 환경에서 지터 분산의 이론치와 시뮬레이션 결과를 비교, 분석한다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.138-144
• /
• 2013

XRF 시스템에서 디지털 방식으로 펄스를 합성하는 기술은 현재 다양하게 발전 되면서 기존의 아날로그 방식을 대신하고 있다. XRF 시스템에서는 펄스의 높이를 분석하기 위해 주로 trapezoidal 필터를 사용한다. 본 논문에서는 trapezoidal 필터의 하드웨어 구현을 위한 효율적인 구조를 제안한다. 또한 측정 오차가 기존 알고리즘에 의한 오차의 절반으로 감소되면서 효율적인 하드웨어 구현이 가능한 최대값 검출 알고리즘을 제안한다. 제안한 알고리즘은 하드웨어 언어인 Verilog HDL로 설계하고 FPGA로 구현하였으며 테스트보드를 제작하여 성능을 검증하였다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.149-156
• /
• 2012

디지털 입력 D급 증폭기는 보청기에서 사용되고 있으며 D급 증폭기는 디지털 회로와 아날로그 회로로 구성되어진다. 아날로그 회로는 가청 주파수 대역에서 잡음을 억제하고 디지털 입력을 아날로그 신호로 변환한다. 본 논문에서 제안한 인터폴레이티드 디지털 델타-시그마 변조기는 디지털 신호 처리기의 출력 신호를 D/A 변조기 입력에 적합하도록 데이터를 변조시킨다. 디지털 필터는 16-bit, 25-kbps 펄스 코드 변조 신호를 16-bit, 50-kbps 신호로 보간 작업을 한다. 이 보간 필터 출력은 3차 디지털 델타-시그마 변조기를 통하여 노이즈 쉐이핑(noise shaping) 처리된다. 최종적으로, 1.5-bit, 3.2-Mbps 신호가 D/A 변조기 입력으로 인가된다.