• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.699-702
• /
• 1998

This paper presents a 500MHz 1.1㎱ 32kb synchronous CMOS SRAM macro using $0.35\mu\textrm{m}$ CMOS technology. In order to operate at high frequency and reduce power dissipation, the designed SRAM macro is realized with optimized decoder, multi-point sense amplifier(MPSA), selective precharge scheme and etc. Optimized decorder and MPSA respectively reduce 50% and 40% of delay time. Also, a selective precharge scheme reduces 80% of power dissipation in that part.

• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.1-1
• /
• 2001

DRAM에서 셀 캐패시터의 누설 전류 영향을 고려하여 소프트 에러율을 예측하였다. DRAM의 동작 과정에서 누설 전류의 영향으로 셀 캐패시터는 전하량이 감소하고, 이에 따른 소프트 에러율을 DRAM의 각 동작 모드에 대하여 계산하였다. 누설 전류가 작을 경우에는 /bit mode가 소프트 에러에 취약했지만, 누설전류가 커질수록 memory 모드가 소프트 에러에 가장 취약함을 보였다. 실제 256M급 DRAM의 구조에 적용하여, 셀 캐패시턴스, bit line 캐패시턴스, sense amplifier의 입력 전압 감도들이 변화할 때 소프트 에러에 미치는 영향을 예측하였고, 이 결과들은 차세대 DARM 연구의 최적 셀 설계에 이용될 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.511-513
• /
• 1998

본 연구는 영상소자의 감도를 향상 시키기 위하여 전압 분배 회로를 가진 감지 회로를 설계하였다. 전압분배 회로는 NMOSFET과 Poly 저항의 두 경우로 설계하였으며 감지 회로에 흐르는 전류는 전압 분배 회로를 NMOSFET으로 설게하였을때가 Poly 저항으로 구성한 경우보다 적게 흐르며 감도 특성도 좋은 것으로 나타났다. 또한 poly 저항보다 NMOSFET을 이용한 전압 분배 회로가 동작 주파수에 따른 특성이 우수하였다.

• 마이크로전자및패키징학회지
• /
• 제5권2호
• /
• pp.65-69
• /
• 1998

본 연구는 전하 결합 영양소자에서 감지회로의 특성을 향상시키기 위하여 N형 MOSFET과 Polysilcon 저항에 의한 전압 분배 회로를 가진 감지회로를 설계하였다. 감지회 로에 흐르는 전류는 전압분배회로를 N형 MOSFET으로 설계하였을때가 Polysilicon 저항으 로 설계한 경우보다 감도 특성도 좋은 것으로 나타났다. 이는 전압분배회로를 Polysilicon으 로 설계한 경우보다 N형 MOSFET으로 설계하였을 때 동작 주파수가 높을수록 전압이득 특성이 우수하기 때문이다. 감지회로에 흐르는 전류는 전압분배회로를 N형 MOSFET으로 설계하였을 때 2mA 정도를 나타내고 polysilcon으로 설계하였을 때 4mAwjd도로 나타났다.

• 전자공학회논문지D
• /
• 제36D권7호
• /
• pp.34-41
• /
• 1999

본 논문에서는 기억소자 주변회로인 정적 입력버퍼와 동적 입력버퍼 그리고 감지 증폭기 회로에서 hot carrier 효과로 인한 회로성능 저하를 측정 분석하였다, 회로 설계 및 공정은 $0.8 {\mu}m$ 표준 CMOS 공정을 이용하였다. 분석방법은 회로의 성능저하에 가장 큰 영향을 주는 소자를 spice 시뮬레이션으로 예견한 후 소자열화와 회로성능 저하 사이의 상관관계를 구하는 것이다. 정적 입력버퍼의 회로성능 저하 결과로부터 MMOS 소자의 Gm 변화로 인하여 trip point가 증가한 것을 볼 수 있었다. 동적 입력 버퍼에서는 NMOS 소자의 Gm 변화로 인하여 전달지연시간을 볼 수 있었다. 그리고 감지증폭기 회로에서는 hot carrier 효과로 인하여 감지전압의 증가와 half-Vcc 전압의 감소를 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.1-10
• /
• 2008

본 논문에서는 새로운 스위칭 방식인 LFS (Local Field Switching)을 이용하여 설계한 128비트 MRAM (Magnetoresistive Random Access Memo교)에 대해 기술하였다. LFS 방식은 MTJ (Magnetic Tunnel Junction)를 직접 통과해 흐르는 전류에 의해 형성되는 국소 자기장을 이용하여 MTJ의 극성을 변환시킨다. 이 방식은 MTJ와 전류의 거리가 가깝기 때문에 작은 전류로도 충분히 큰 자기장을 형성하므로 writing current가 적어도 된다. 또한 Digit Line이 없어도 되므로 half select disturbance가 발생하지 않아 기존 MTJ를 이용한 방식에 비해 셀 선택도가 우수하다. 설계한 MRAM은 IT(트랜지스터)-1MTJ의 메모리 셀 구조를 가지며 양방향 write driver와 mid-point reference cell block, current mode sense amplifier를 사용한다. 그리고 MTJ 공정 없이 회로 동작을 확인하기 위해 LFS-MTJ cell을 CMOS emulation cell로 대체하였다. 설계한 회로를 6 metal을 사용하는 $0.18{\mu}m$ CMOS 공정으로 구현하였고 제작된 chip을 custom board 상에서 테스트하여 동작을 확인하였다.

• 대한임베디드공학회논문지
• /
• 제11권2호
• /
• pp.97-105
• /
• 2016

Microcontrollers (MCUs) for endpoint smart sensor devices of internet-of-thing (IoT) are being implemented as system-on-chip (SoC) with on-chip instruction flash memory, in which user firmware is embedded. MCUs directly fetch binary code-based instructions through bit-line sense amplifier (S/A) integrated with on-chip flash memory. The S/A compares bit cell current with reference current to identify which data are programmed. The S/A in reading '0' (erased) cell data consumes a large sink current, which is greater than off-current for '1' (programmed) cell data. The main motivation of our approach is to reduce the number of accesses of erased cells by binary code level transformation. This paper proposes a built-in write/read path architecture using binary code inversion method based on hot-spot region detection of instruction code access to reduce sensing current in S/A. From the profiling result of instruction access patterns, hot-spot region of an original compiled binary code is conditionally inverted with the proposed bit-inversion techniques. The de-inversion hardware only consumes small logic current instead of analog sink current in S/A and it is integrated with the conventional S/A to restore original binary instructions. The proposed techniques are applied to the fully-custom designed MCU with ARM Cortex-M0$^{TM}$ using 0.18um Magnachip Flash-embedded CMOS process and the benefits in terms of power consumption reduction are evaluated for Dhrystone$^{TM}$ benchmark. The profiling environment of instruction code executions is implemented by extending commercial ARM KEIL$^{TM}$ MDK (MCU Development Kit) with our custom-designed access analyzer.

• 한국전자통신학회논문지
• /
• 제7권2호
• /
• pp.221-226
• /
• 2012

본 논문에서는 광대역 (400 MHz~2000 MHz) 2단 증폭단을 설계, 제작 및 측정하였다. 제안한 증폭단은 새로운 구조의 이득제어 방식을 적용하여 고이득, 저잡음지수 및 높은 선형성 특성을 구현하였다. 증폭단은 공통 에미터 구조의 초단 증폭기 및 캐스코드 구조의 가변이득 증폭기. 입력신호의 크기를 감지하는 전력감지회로로 구성하였다. 제안한 증폭단은 설계 대역에서 전체이득 29 dB~37 dB, 잡음지수 1.5 dB을 나타내었고, 강전계 입력 조건에서 전력감지회로에서 발생되는 제어전압 2.0V인 조건에서 3차 상호변조 왜곡 신호의 크기는 측정 장비의 잡음레벨 보다 낮은 특성을 나타내어 높은 선형성 특성을 나타내었다.

• 한국항공우주학회지
• /
• 제39권6호
• /
• pp.517-525
• /
• 2011

차분 진동형 가속도계는 입력 가속도에 따른 공진 주파수의 변화를 감지하는 공진형 센서이다. 이 때 가속도계 전기적 동역학의 수학적 모델링 및 구조 특성의 실험적 검증이 정밀한 제어기 및 높은 양질계수를 가지는 구조 설계에 앞서 필요하게 된다. 본 논문에서는 차분 진동형 가속도계의 공진자, 전극 모듈 및 전치증폭기 등의 전기적 모델링을 제시한다. 이러한 모델링 기법은 공진 주파수, 유효 질량, 유효 강성, 양질 계수 등을 측정함으로써 실험적으로 검증된다. 또한 모델링을 통해 예측된 진폭과 측정된 전치증폭기 출력의 직접적인 비교는 본 연구의 유효성을 보여준다.

• 디지털콘텐츠학회 논문지
• /
• 제19권4호
• /
• pp.615-620
• /
• 2018

당뇨병성 다발성 신경병증 환자들을 진단하는 전류지각 역치 시험과 진동 감각 지각 역치의 임상학적 유용성에 대한 평가는 당뇨병성 다발성 신경병증에 대한 진단방법 중의 하나이다. 현재까지 당뇨병성 다발성 신경병증 환자들에 대해 몇 가지 방법들이 사용되어 왔는데, 예를 들면, 하지 신경병증 장애 시험, 신경전도 시험, 냉각감지 역치 시험, 열-고통 역치 시험 등을 들 수 있다. 그러나, 이들 대부분의 시험은 고가이거나 시험하는데 많은 시간을 필요로 한다. 본 논문에서는 진동 감지 능력을 평가하는 새로운 기구가 소개되고, 이를 위해 환자의 말초 신경을 자극하는 보이스 코일 모터(voice coil motor)와 전류 증폭기를 제작하였다. 또한, 당뇨병성 다발성 신경병증 환자들의 정량적 진동 감지 수준을 측정하기 위하여 진동 감지 역치 시험을 센싱하고 구동하는 소프트웨어가 개발되었다.