• 마이크로전자및패키징학회지
• /
• 제20권4호
• /
• pp.47-52
• /
• 2013

Gold wire has long been used as a proven method of connecting a silicon die to a substrate in wide variety of package types, delivering high yield and productivity. However, with the high price of gold, the semiconductor packaging industry has been implementing an alternate wire material. These materials may include silver (Ag) or copper (Cu) alloys as an alternative to save material cost and maintain electrical performance. This paper will analyze and compare the electrical characteristics of several wire types. For the study, typical 0.6 mil, 0.8 mil and 1.0 mil diameter wires were selected from various alloy types (2N gold, Palladium (Pd) coated/doped copper, 88% and 96% silver) as well as respective pure metallic wires for comparison. Each wire model was validated by comparing it to electromagnetic simulation results and measurement data. Measurements from the implemented test boards were done using a vector network analyzer (VNA) and probe station setup. The test board layout consisted of three parts: 1. Analysis of the diameter, length and material characteristic of each wire; 2. Comparison between a microstrip line and the wire to microstrip line transition; and 3. Analysis of the wire's cross-talk. These areas will be discussed in detail along with all the extracted results from each type the wire.

• 비파괴검사학회지
• /
• 제19권5호
• /
• pp.369-377
• /
• 1999

본 연구는 다중박막(multi-layer) 구조 모델에 대한 초음파신호처리 적용으로 접합경계면의 결함검출에 관한 연구이다. 이를 위해서 먼저 반도체 검사법에 의하여 박리(delamination). 다이 균열(die crack) 기포(void)의 유무를 확인할 수 있었고, 각 접합계면에서의 단위 cm당 결함 오차율을 모집군 25%이하에서 0.003%까지 측정 가능하였다. 또한 초음파 화상처리를 이용하여 결함 판독 프로그램을 위한 각 패키지별 화상을 8단계에서 16단계까지 데이터 베이스화할 수 있었고, 최종 결과 화면에서는 결함정도를 확률로 표현 가능하도록 하였으며 기포의 가능성도 추론해 볼 수 있다. 그리고, 박리검사 프로그램(delamination inspection program)에 의하여 결함의 크기와 결함의 원인을 16단계로 추론하고. S.A.T 장치에 귀환(feedback)시킬 수 있는 매개변수를 찾을 수 있었다. 특히, 반도체 결함추출 알고리즘 개발로 반도체 결함검사자동화의 기틀을 마련하였고, 향후 결함을 세분화하고 다양한 반도체 패키지별로 데이터베이스를 구축한다면, 온라인 상태에서 보다 많은 검사를 수행 할 수 있는 인공지능형 자동검사 시스템 구현이 가능할 수 있도록 하였다.

• 한국통신학회논문지
• /
• 제30권12B
• /
• pp.831-837
• /
• 2005

개인용 일반적 용도의 컴퓨터는 탁상용에서 태블릿 PC나 PDA와 같은 이동가능한 모바일 디바이스로 발전되어 왔다. 반도체 분야의 기술혁신은 그러한 형태적 요소를 진보된 입출력장치들과 함께 상당히 강력한 프로세서와 메모리 부시스템으로 패키징을 하는 것을 가능하게 하였다. 마침내 이들 부시스템들은 작게 구성되어 입을 수 있는 컴의 형태로 만들어질 수 있게 되었다. 입을 수 있는 컴퓨터는 최근 유비쿼터스 환경에서 차세대 PC로서 주의를 얻게 되었으며 입을 수 있는 컴퓨팅기술은 더욱 더 실현 가능한 것이 되었고 소비시장과 산업에 걸쳐 더 많은 관심을 받게 되었다. 본 논문에서는 기존에 개발된 입을 수 있는 내장형 시스템 플랫품에 멀티미디어와 네트워크 기능을 강화하여 진보된 입을 수 있는 내장형 플렛폼인 WPS(Wearable Personal Station)을 제안하고 개발했다. 본 논문은 이러한 WPS의 형태, 전체적인 구성, 기능 그리고 응용프로그램에 관한 것들을 설명한다. 또한 본 논문에서는 미래의 직관적인 사용자 인터페이스와 잘 디자인된 응용들을 갖춘 차세대 컴퓨터 플랫폼의 형태에 대해 논의한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.158-158
• /
• 2012

A new kind of organic-inorganic hybrid polymer, poly(tetraphenyl)silole siloxane (PSS), was invented and synthesized for realization of its unique charge trap properties. The organic portions consisting of (tetraphenyl)silole rings are responsible for electron trapping owing to their low-lying LUMO, while the Si-O-Si inorganic linkages of high HOMO-LUMO gap provide the intrachain energy barrier for controlling electron transport. Such an alternation of the organic and inorganic moieties in a polymer may give an interesting quantum well electronic structure in a molecule. The PSS thin film was fabricated by spin-coating of the PSS solution in THF organic solvent onto Si-wafer substrates and curing. The electron trapping of the PSS thin films was confirmed by the capacitance-voltage (C-V) measurements performed within the metal-insulator-semiconductor (MIS) device structure. And the quantum well electronic structure of the PSS thin film, which was thought to be the origin of the electron trapping, was investigated by a combination of theoretical and experimental methods: density functional theory (DFT) calculations in Gaussian03 package and spectroscopic techniques such as near edge X-ray absorption fine structure spectroscopy (NEXAFS) and photoemission spectroscopy (PES). The electron trapping properties of the PSS thin film of quantum well structure are closely related to intra- and inter-polymer chain electron transports. Among them, the intra-chain electron transport was theoretically studied using the Atomistix Toolkit (ATK) software based on the non-equilibrium Green's function (NEGF) method in conjunction with the DFT.

• 한국주조공학회지
• /
• 제20권4호
• /
• pp.254-259
• /
• 2000

Metal matrix composites(MMCs) reinforced with hard particles have many potential application in aerospace structures, auto parts, semiconductor package, heat resistant panels, wear resistant materials and so on. In this work, the effect of SiC partioel sizes(50 and 100 ${\mu}m$) and additional elements such as Si, Cu and Ti on the microstructure and the wear property of $Al-5Mg-X(Si,Cu,Ti)/SiC_p$ composites produced by pressureless infiltration method have been investigated using optical microscopy, scanning eletron microcopy(SEM) with EDS(energy dispersive spectrometry), hardness test, X-ray diffractometer(XRD) and wear test. In present study, the sound $Al-5Mg-X(Si,Cu,Ti)/SiC_p$(50 and 100 ${\mu}m$) composites were fabricated by pressureless infiltration method. The $Al-5Mg-0.3Si-O.1Cu-O.1Ti/SiC_p$ composite with $50 {\mu}m$ size of SiC particle has higher hardness and better wear property than any other composite with $100{\mu}m$ size of SiC particle produced by pressureless infiltration method. The hardness and wear property of $Al-5Mg/SiC_p$(50 and 100 ${\mu}m$) composites were enhanced by the addition of Si, Cu and Ti in Al-5%Mg matrix alloy.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.229-237
• /
• 2011

In this paper, a 60 GHz LTCC SiP with low-power CMOS OOK modulator and demodulator is presented. The 60 GHz modulator is designed in a 90-nm CMOS process. The modulator uses a current reuse technique and only consumes 14.4-mW of DC power in the on-state. The measured data rate is up to 2 Gb/s. The 60 GHz OOK demodulator is designed in a 130nm CMOS process. The demodulator consists of a gain boosting detector and a baseband amplifier, and it recovers up to 5 Gb/s while consuming low DC power of 14.7 mW. The fabricated 60 GHz modulator and demodulator are fully integrated in an LTCC SiP with 1 by 2 patch antenna. With the LTCC SiP, 648 Mb/s wireless video transmission was successfully demonstrated at wireless distance of 20-cm.

• 한국유체기계학회 논문집
• /
• 제19권4호
• /
• pp.35-38
• /
• 2016

A PFA lined ball valve, which is machined with fluorinated resin PFA to its inner part for improving corrosion resistance, non-stickness, heat-resistance, has been widely used in semiconductor/LCD manufacturing processes with the high purity chemicals as working fluid. Due to the safety concerns, the experiments for measuring the flow coefficient of a PFA lined ball valve should be conducted with water at room temperature according to IEC standards. However, it is required to know the real flow coefficient with the real working fluid, because the flow coefficient is critical to correctly design valves in piping system. In this study, we calculated the flow coefficient of a PFA lined ball valve 40A with hydrochloric acid ($40^{\circ}C$ 36% HCl) as the working fluid using a commercial CFD package, ANSYS CFX v15. The computational results had a good agreement with the measured data and showed a little difference between water and hydrochloric acid as the working fluid of a PFA lined ball valve.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권1호
• /
• pp.83-91
• /
• 2014

This paper presents a capacitive readout circuit for tri-axes microaccelerometer with sub-fF offset calibration capability. A charge sensitive amplifier (CSA) with correlated double sampling (CDS) and digital to equivalent capacitance converter (DECC) is proposed. The DECC is implemented using 10-bit DAC, charge transfer switches, and a charge-storing capacitor. The DECC circuit can realize the equivalent capacitance of sub-fF range with a smaller area and higher accuracy than previous offset cancelling circuit using series-connected capacitor arrays. The readout circuit and MEMS sensing element are integrated in a single package. The supply voltage and the current consumption of analog blocks are 3.3 V and $230{\mu}A$, respectively. The sensitivities of tri-axes are measured to be 3.87 mg/LSB, 3.87 mg/LSB and 3.90 mg/LSB, respectively. The offset calibration which is controlled by 10-bit DECC has a resolution of 12.4 LSB per step with high linearity. The noise levels of tri-axes are $349{\mu}g$/${\sqrt}$Hz, $341{\mu}g$/${\sqrt}$Hz and $411{\mu}g$/${\sqrt}$Hz, respectively.

• 마이크로전자및패키징학회지
• /
• 제26권4호
• /
• pp.23-31
• /
• 2019

본 논문에서는 다구찌법과 유한요소법의 수치해석을 통해 인쇄회로기판의 열변형과 열변형에 미치는 설계인자의 영향도를 계산하였다. 인쇄회로기판의 패널과 스트립 레벨은 큐어링 온도조건에서, 유닛 레벨은 리플로우 온도조건에서 수치해석을 수행하였다. 해석결과에 따르면 패널의 열변형이 스트립과 유닛의 열변형량과 형상에 가장 큰 영향을 미치며, 특히 z방향 변형량이 xy평면 방향의 변형량보다 크게 발생하였다. 열변형에 대한 설계인자의 영향도 분석 결과에 의하면 열변형을 줄이기 위한 설계인자들의 영향도와 설계조건이 패널, 스트립과 유닛 레벨에 따라 달라지기 때문에 반도체 패키지의 신뢰성 향상을 목적으로 유닛 레벨의 열변형을 제어하기 위해서는 패널 레벨의 열변형을 제어할 필요가 있고 인쇄회로기판의 층별 두께는 설계인자 수준의 중간으로 선정하는 것이 필요하다.

• 마이크로전자및패키징학회지
• /
• 제28권2호
• /
• pp.59-64
• /
• 2021

차세대 반도체 기술은 이종소자 집적화(heterogeneous integration)를 이용한 시스템-인-패키징(system-inpackage, SIP) 기술로 발전하고 있고, 저온 Cu 본딩은 SIP 구조의 성능 향상과 미세 피치 배선을 위해서 매우 중요한 기술이라 하겠다. 본 연구에서는 porous한 Ag 나노막을 이용하여 Cu 표면의 산화 방지 효과와 저온 Cu 본딩의 가능성을 조사하였다. 100℃에서 200℃의 저온 영역에서 Ag가 Cu로 확산되는 것보다 Cu가 Ag로 확산되는 것이 빠르게 관찰되었고, 이는 저온에서 Ag를 이용한 Cu간의 고상 확산 본딩이 가능함을 나타내었다. 따라서 Ag 나노막을 이용한 Cu 본딩을 200℃에서 진행하였고, 본딩 계면의 전단 강도는 23.27 MPa로 측정되었다.