• Safety and Health at Work
• /
• 제15권1호
• /
• pp.87-95
• /
• 2024

Background: This study focuses on assessing occupational risk for the health hazards encountered during maintenance works (MW) in semiconductor fabrication (FAB) facilities. Objectives: The objectives of this study include: 1) identifying the primary health hazards during MW in semiconductor FAB facilities; 2) reviewing the methods used in evaluating the likelihood and severity of health hazards through occupational health risk assessment (OHRA); and 3) suggesting variables for the categorization of likelihood of exposures to health hazards and the severity of health effects associated with MW in FAB facilities. Methods: A literature review was undertaken on OHRA methodology and health hazards resulting from MW in FAB facilities. Based on this review, approaches for categorizing the exposure to health hazards and the severity of health effects related to MW were recommended. Results: Maintenance workers in FAB facilities face exposure to hazards such as debris, machinery entanglement, and airborne particles laden with various chemical components. The level of engineering and administrative control measures is suggested to assess the likelihood of simultaneous chemical and dust exposure. Qualitative key factors for mixed exposure estimation during MW include the presence of safe operational protocols, the use of air-jet machines, the presence and effectiveness of local exhaust ventilation system, chamber post-purge and cooling, and proper respirator use. Using the risk (R) and hazard (H) codes of the Globally Harmonized System alongside carcinogenic, mutagenic, or reprotoxic classifications aid in categorizing health effect severity for OHRA. Conclusion: Further research is needed to apply our proposed variables in OHRA for MW in FAB facilities and subsequently validate the findings.

• 대한안전경영과학회지
• /
• 제6권4호
• /
• pp.155-170
• /
• 2004

Among the semiconductor If-chips, unlike memory chips, a majority of Application Specific IC(ASIC) products are produced by customer orders, and meeting the customer specified due date is a critical issue for the case. However, to the one who understands the nature of semiconductor manufacturing, it does not take much effort to realize the difficulty of meeting the given specific production due dates. Due to its multi-layered feature of products, to be completed, a semiconductor product(called device) enters into the fabrication manufacturing process(FAB) repeatedly as many times as the number of the product specified layers, and fabrication processes of individual layers are composed with similar but not identical unit processes. The unit process called photo-lithography is the only process where every layer must pass through. This re-entrant feature of FAB makes predicting and planning of due date of an ordered batch of devices difficult. Parallel machines problem in the photo process, which is bottleneck process, is solved with restricted roll out algorithm. Roll out algorithm is a method of solving the problem by embedding it within a dynamic programming framework. Restricted roll out algorithm Is roll out algorithm that restricted alternative states to decrease the solving time and improve the result. Results of simulation test in condition as same as real FAB facilities show the effectiveness of the developed algorithm.

• Design & Manufacturing
• /
• 제11권2호
• /
• pp.25-28
• /
• 2017

Semiconductor equipment manufacturers desire to enhance efficiency of Sub Fab to increase semiconductor productivity. For this reason, Sub Fab equipment manufacturers are developing Integrated System that combined modules with multiple facilities. Integrated System is required to apply Mount Leveler of Wedge Type in compliance with weight increase compared with existing single equipment and product shape change. This thesis analyzes main design variables of components of Wedge Mount Leveler and carries out structure analysis using ANSYS, finite element analysis program Analysis shows that main design variables of components of Wedge Mount Leveler has self-locking condition by friction force of Wedge and adjusting bolt. Each friction force hinges upon Wedge angle and Friction Coefficient of contact surface and upon the thread angle and Friction Coefficient of contact surface. Also, as a result of carrying out structure analysis of Wedge Mount Leveler, deflection and stress appears in different depending on the height of the level.

• 한국시뮬레이션학회논문지
• /
• 제18권4호
• /
• pp.219-225
• /
• 2009

본 연구는 복잡하고 다양한 반도체 웨이퍼 가공(FAB) 공정의 전체적인 흐름을 컴퓨터 모델로 구축하고 이를 Device 단면도를 나타내는 프리젠테이션 툴과 연동시키는 교육 모델의 개발을 목적으로 하였다. 급변하는 세계 반도체 시장에서 국내 반도체 업체는 지속적인 기술 개발과 더불어 효율적인 생산관리에 대응할 수 있도록 하여 국제 경쟁력을 키워야 할 것이다. 따라서 본 연구에서 다루어진 공정의 흐름과 각 단위공정의 특성을 바탕으로 설립된 모델은 서울대학교 반도체 공동 연구소를 대상으로 구현되었으나 앞으로 생산 관리를 담당할 국내 반도체 업체들의 신입사원과 현장기술자의 질적 향상을 위한 시청각 교육용 자료로의 활용 시 상당한 효과를 거둘 것이라 예상된다. 이는 생산업체에 국한되어지는 것만은 아니며 반도체 공정에 관련된 대학 학과목에서도 활용되어지리라 생각된다. 또한 확장성과변화에 유연한 모델을 개발함으로써 반도체 생산 업체들은 구성된 표준 모델을 이용하여 각 회사의 실정에 맞추어 자사에 대한 시뮬레이션을 손쉽게 수행함으로써 많은 교육 효과와 이에 따른 원가 절감의 효과까지 거둘 수 있을 것이다.

• 한국시뮬레이션학회논문지
• /
• 제32권3호
• /
• pp.67-74
• /
• 2023

반도체 제조라인(FAB)은 복잡하고 불확실한 운영환경에서 작동하는 대규모의 제조시스템 중 하나로 반도체 설비 운영을 담당하는 엔지니어들은 직관적이고 신속한 공정 스케줄링을 위해 가중치 기반 스케줄링을 널리 사용하고 있다. 가중치 기반 스케줄링에서 가중치 결정은 FAB 성능에 큰 영향을 미치므로 엔지니어들은 가중치 최적화를 위하여 시뮬레이션 기반 의사결정을 활용할 수 있다. 그러나 대규모 시뮬레이션은 많은 실험 비용을 요구하기 때문에 효과적인 의사결정을 위해서 신중한 실험설계가 요구된다. 본 연구에서는 적은 시뮬레이션 실행 내에서 효율적인 스케줄링을 도출하기 위해 세 가지 샘플링 대안(i.e., Optimal latin hypercube sampling(OLHS), Genetic algorithm(GA), and Decision tree based sequential search (DSS))에 대한 비교연구를 수행하였다. 시뮬레이션 실험을 통해 세 가지 대안이 단일 규칙보다 우수한 성능을 보였고, 그중 GA와 DSS가 최적화를 위한 효과적인 대안이 될 수 있음을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권3호
• /
• pp.311-318
• /
• 2000

본 연구는 복잡하고 다양한 반도체 웨이퍼 가공 (FAB) 공정의 전체적인 흐름을 컴퓨터 모델로 구축하고 이를 Device 단면도를 나타내는 프리젠테이션 툴과 연동시키는 교육 모델의 개발을 목적으로 하였다. 급변하는 세계 반도체 시장에서 국내 반도체 업체는 지속적인 기술 개발과 더불어 효율적인 생산관리에 대응할 수 있도록 하여 국제 경쟁력을 키워야 할 것이다. 따라서 본 연구에서 다루어진 공정의 흐름과 각 단위공정의 특성을 바탕으로 설립된 모델은 서울대학교 반도체 공동 연구소를 대상으로 구현되었으나 앞으로 생산 관리를 담당할 국내 반도체 업체들의 신입사원과 현장기술자의 질적 향상을 위한 시청각 교육용 자료로의 활용 시 상당한 효과를 거둘 것이라 예상된다. 이는 생산업체에 국한되어지는 것만은 아니며 반도체 공정에 관련된 대학 학과목에서도 활용되어지리라 생각된다. 또한 확장성과 변화에 유연한 모델을 개발함으로써 반도체 생산 업체들은 구성된 표준 모델을 이용하여 각 회사의 실정에 맞추어 자사에 대한 시뮬레이션을 손쉽게 수행함으로써 많은 교육 효과와 이에 따른 원가 절감의 효과까지 거둘 수 있을 것이다.

• 한국가스학회지
• /
• 제22권1호
• /
• pp.78-85
• /
• 2018

본 연구를 통하여 반도체 FPD 제조설비 및 클린룸에 관련한 설비의 위험성분석과 그에 대한 근원적인 안전대책을 연구하고, 설비 및 환경의 특수성을 고려한 방폭 설계 모델링화를 검토하여 관련 설비의 설계 및 제작에 기술적인 기준과 근거로 활용하고자 하며, 아래와 같은 성과로서 향후 반도체 FPD 산업의 기술적 기준 수립 및 관련 산업에 기여할 것으로 생각한다. 1) 관련 국제 기술규격과 법령, 설비의 특성을 반영한 FAB 장비의 최적화된 폭발위험장소의 모델링 도출 2) FAB 장비 및 클린 룸의 특성을 고려한 위험설비의 안전성 확보 (Fool-Proof와 Fail Safe)를 위한 안전시스템 구축방안과 안전기준 및 대책 도출 3) 향후 FAB 장비의 방폭 설계에 대한 가장 효율적인 기준 적용을 통한 신규 FAB 장비의 방폭 성능의 유연성 확보하고 수립된 안전기준을 통한 설비와 안전시스템의 신뢰성 검증 절차 운영을 위한 "안전인증제도"의 자율적 향상화.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2004년도 춘계학술대회 발표 논문집
• /
• pp.195-201
• /
• 2004

In design stage of high precision manufacture/inspect ion FAB building, it is necessary to investigate the vibration allowable limits of high precision equipment and to study a structure dynamic characteristics of C/R and Sub-structure in order to provide a structure vibration environment to satisfy thess allowable limits. The aim of this study is to investigate the dynamic characteristics of PC-Type mock-up structures designed for next TFT LCD FAB through vibration measurement and analysis procedure, therefore, to provide a proper dynamic structure design for high precision manufacture/inspection work process, which satisfy thess allowable limits.

• 센서학회지
• /
• 제31권6호
• /
• pp.366-370
• /
• 2022

A 12 ㎛ pixel-sized 360 × 240 microbolometer focal plane array (MBFPA) was fabricated using a complementary metaloxide-semiconductor (CMOS)-compatible process. To release the MBFPA membrane, an amorphous carbon layer (ACL) processed at a low temperature (<400 ℃) was deposited as a sacrificial layer. The thermal time constant of the MBFPA was improved by using serpentine legs and controlling the thickness of the SiNx layers at 110, 130, and 150 nm on the membrane, with response times of 6.13, 6.28, and 7.48 msec, respectively. Boron-doped amorphous Si (a-Si), which exhibits a high-temperature coefficient of resistance (TCR) and CMOS compatibility, was deposited on top of the membrane as an IR absorption layer to provide heat energy transformation. The structural stability of the thin SiNx membrane and serpentine legs was observed using field-emission scanning electron microscopy (FE-SEM). The fabrication yield was evaluated by measuring the resistance of a representative pixel in the array, which was in the range of 0.8-1.2 Mohm (as designed). The yields for SiNx thicknesses of SiNx at 110, 130, and 150 nm were 75, 86, and 86%, respectively.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2003년도 춘계학술대회논문집
• /
• pp.135-140
• /
• 2003

반도체 제조 공정 중 FAB공정은 수많은 단위공정들로 이루어져 있고, 한 Lot에 대한 모든 공정을 진행하는 데에는 약 1개월 이상이 소요된다. 반도체 산업의 특성상 고객이 원하는 제품을 최단 시간 내에 생산을 해서 적기에 제품을 공급해야만 최대의 수익을 올릴 수가 있다. 그러므로 FAB공정의 공기단축은 반도체 생산에서 중요한 부분이 된다고 할 수 있다. 본 연구는 FAB공정 중 단위공정과 단위공정 사이에서 이루어지는 작업을 라인자동화를 통한 새로운 모델을 적용해서 단위공정에서 소요되는 시간을 단축함으로써, 반도체 제조의 생산성향상 및 공기단축을 목적으로 한다.