• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 추계학술발표대회논문집 제23권 2호
• /
• pp.93-96
• /
• 2004

본 논문은 TMS320C5501 16bit DSP를 적용한 실시간 화자독립 연속 숫자인식기의 구현에 관해 서술한다. 하드웨어 모듈의 구성은 TMS320C5501 300MHz DSP, 코덱으로는 TLV320AIC1103, SDRAM, 외부장치와의 인터페이스를 위한 HPI, Uart, MIC, SPK Out 단자로 구성되었다. 음성인식 알고리즘은 HM-Net 방식을 사용하였고 고정소수점 연산처리 방식으로 C를 이용한 최적화 작업을 수행하였으며 스트리밍 방식의 인식 방법으로 실시간 처리가 가능하도록 구현하였다. 숫자 인식에 사용한 모델은 41음소에 기반한 트라이폰을 학습하였으며, 특징 파라미터로는 LPCMEL 20차를 사용하였다. 임베디드 시스템의 실시간 음성인식 시스템 구성에 중점을 두었으며 PC상에서의 성능과 비교해 볼때 본 DSP 상에서 500단어, 50문장의 인식을 평균 1.5초 전후로 인식하도록 하였으며 간단한 연결 단어 인식을 수행하는데 무리 없음을 보여준다. 특별히 한국어 연속숫자 부분에 중점을 두었고, 본 연구에서 구현된 연속 음성인식 시스템에 사용된 숫자 인식에서 음절 바이폰 모델에 대하여 $92.92\%$의 인식율을 얻을 수 있었다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2002년도 추계학술발표논문집
• /
• pp.155-158
• /
• 2002

인터넷을 이용하여 전광판의 메시지를 원거리에서 손쉽게 변경할 수 있는 전광판 원격제어시스템을 구현하였다. 본 논문에서 구현한 시스템은 ARM720T코아가 내장된 EP7312를 CPU로 사용하였고 커널이미지를 저장하는 NOR Flash, SDRAM과 시리얼 포트, Ethernet 보드 등으로 구성하였다. 이 하드웨어에 리눅스 커널 2.4.1을 포팅(Porting)하고 리눅스 응용프로그램이 리눅스 상에서 실행되도록 하였다. 이렇게 구현된 전광판 원격제어시스템이 작동하면 리눅스가 부팅(Booting)되면서 응용 프로그램이 실행되어 Ethernet보드로 문자 데이터를 받을 수 있도록 초기화하고 데이터가 들어오기를 기다린다. 원거리에 있는 클라이언트 컴퓨터가 전광판 원격제어서버시스템에 접속하여 문자데이터를 전송하면 이 시스템은 Ethernet보드로 그 데이터를 받아서 다시 시리얼 포트에 연결된 전광판으로 보내는 기능을 한다. 그리하여 인터넷으로 원거리에 있는 전광판의 메시지를 클라이언트 컴퓨터에서 전광판 원격제어시스템으로 접속하여 문자를 입력받아 전송할 수 있는 프로그램을 이용하여 손쉽게 변경하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.58-60
• /
• 2001

제한된 전력 원을 사용하는 휴대용기기의 대중화에 따라 제한된 전력 원을 보다 효율적으로 사용할 수 있게 하는 저 전력에 대한 연구가 활발히 진행 중에 있다. 특히 휴대용 기기의 성능이 더욱더 고성능화 됨에 따라 휴대용 기기에도 SRAM, DRAM, SDRAM등의 각종 메모리 시스템이 사용되기 시작하였다. 또한 이러한 메모리 시스템은 전체 시스템에 있어서 주요한 전력소모 요인이 되었다 따라서 본 논문에서는 이러한 메모리 장치에 대한 전력 소모 특성을 분석 수행하였으며 분석 수행 방법에 있어서 기존의 방법과는 다르게 Address, Data, 제어신호등에 따른 에너지 소모 특성을 분석함으로서 기존의 연구와는 다르게 H/W차원뿐 아니라 더 상위레벨의 S/W차원가지의 에너지 소모 절감 기법 개발을 위한 흑은 저 전력 S/W 제작을 위한 자료로서 사용될 수 있는 기초 자료를 제공하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.534-537
• /
• 1998

In this paper, a set of novel self-timed latches are introduced and analyzed. These latches have no back-to-back connection as in conventional self-timed latch, and both inverting and noninerting outputs are evaluated simultaneously leading to thigher oepating frequencies. Power consumption of these latches ar ealso comparable to or less than that of conventional circuits. Novel type of cross-coupled inverter used in the proosed circuits implements static operatin without signal fighting with the main driver during signal transition. Proposed latches ar tested using a 0.6.mu.m triple-poly triple-metal n-well CMOS technology. The resutls indicates that proposed active-low sefl-timed latch (ALSTL) improves speed by 14-34% over conventional NAND SR latch, while in active-high self-timed latch (AHSTL) the improvements are 15-35% with less power as compared with corresponding NORA SR latch. These novel latches have been successfully implemented in a high-speed synchronous DRAM (SDRAM).

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.527-528
• /
• 2008

In this paper, several cases of multi-shared bus architecture are discussed and in order to decrease the bridge latency, the architecture introducing a memory decoder is proposed. Finally, a LCD controller using DMA master is integrated in this bus architecture that is verified due to RTL simulation and FPGA board test. DMA, LCD line buffer and SDRAM controller are normally operated in the timing simulation using ModelSim tool, and the LCD image is confirmed in the real FPGA board containing LCD panel.

• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2006년도 전기학술대회논문집
• /
• pp.109-110
• /
• 2006

The performance of a digital baseband signal processing and data transmission rate depends on the modulation technique. In this paper, We implemented DSP communication system for Underwater acoustic communication using by adaptive BPSK modem technique. In order to implement adaptive modem, we suggested SNR detection block. SNR detection block has the reference SNR value that selects between window filter path and matched filter path. In this paper, suggested system is based on software interface and all Hardware(PLL, modem filter, equalizer etc) is implemented by software, exclusive of DSP, A/D, D/A converter, SDRAM and Flash memory.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.1109-1112
• /
• 1999

본 논문에서는 영상확대 chip의 video 입력부에 부분화면을 저장할 frame memory의 구조를 개선하고자 하였다. 영상확대 video scaler인 gm833×2는 입력단 측에 frame buffer memory가 필요하게 되지만, 이를 외부에 장착하려면 일반적으로 대용량의 FIFO 메모리를 사용하게 된다. 이것은 dualport SRAM으로 구성이 되며, 메모리 제어를 고가의 FIFO칩에 의존하는 결과를 가져온다. 또한 기존의 scaler chip은 단순히 확대처리만을 하며, 입력 전, 후에 data의 변경 또는 이미지처리가 불가능한 구조가 된다. 본 논문에서는 외부에 필요한 메모리를 내장한 새로운 기능의 chip을 설계하는 데에 있어 필수적인 메모리제어 로직을 제안하고자 한다. 여기서는 더 나은 기능의 향상된 메모리 제어회로를 제시하고 이를 One-chip에 집적할 수 있도록 하였다 이를 사용한 Video Scaler Processor chip은 SDRAM을 별도의 제어회로 없이 외부에 장착할 수 있도록 하여 scaler의 기능을 향상시키면서 전체 시스템의 구조를 간단히 할 수 있을 것으로 기대된다. 본 논문에서는 먼저 메모리 제어회로를 포함한 Video Scaler Processor chip의 메모리제어 하드웨어의 구조를 제시하고, 메모리 access model과 제어로직을 소개하고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.91-94
• /
• 2008

본 논문에서는 Full 하드웨어 기반 베이스라인 프로파일 레벨 3규격 H.264 인코더 코덱에서 사용할 수 있는 Direct Memory Access (DMA)를 설계하였다. 설계된 모듈은 CMOS Image Sensor(CIS)로부터 영상을 입력받아 메모리에 저장한 후 인코더 코덱 모듈의 동작에 맞춰 원영상과 참조영상을 각각 한 매크로블록씩 메모리에서 읽어 공급 또는 저장하며, 인코더는 한 매크로블록씩 처리하는데 660 cycle이 소요된다. 설계한 구조를 검증하기 위해 JM 9.4와 같은 reference Encoder C를 개발하였으며, Encoder C로부터 test vector를 추출하여 설계한 회로를 검증하였다.

• 한국전기전자재료학회논문지
• /
• 제14권12호
• /
• pp.953-958
• /
• 2001

The antifuse is a semi-permanent memory device like a ROM which shows the open or short state, and a switch device connecting logic blocks selectively in FPGA. In addition, the antifuse has been used as a logic device to troubleshoot defective memory cells arising from SDRAM processing. In this study, we have fabricated ONO antifuses consisted of PIP structure. The antifuse shows a high resistance more than several G Ω in the normal state, and shows a low resistance less than 500 Ω after program. The program resistance variation according to temperature shows the very stable value of $\pm$20 Ω. At this time, its program voltage shows 6.7∼7.2 V and the program is performed within 1 second. Therefore this result shows that the PIP antifuse is a very stable and programmable logic device.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.351-352
• /
• 2007

본 논문에서는 인간의 시각 특성 중 특정 물체의 거리를 지각하는 메커니즘을 실시간 처리를 위해 하드웨어로 구현하였다. 본 논문에서 구현된 시스템은 크게 스테레오 영상 입 출력부와 영상을 처리하기 위한 IP 부로 구성된다. 입 출력부는 ALTERA 사의 Excalibur을 기반으로 하여 Image Decoder, UART, SDRAM, SRAM, TFT-LCD등으로 구성된 Image Board로 스테레오 영상을 받아 처리할 수 있게 설계하였다. IP부분은 Image Decoder 내부 레지스터를 설정하기 위한 I2C 버스 IP, 두 개의 Image Decoder를 통해 들어오는 스테레오 영상 입력 IP, 에러 보정을 위한 미디언 필터링 IP부, 에지 검출 IP, 거리를 검출하기 위한 스테레오 정합을 IP와 결과 영상을 보여주기 위한 TFT-LCD IP를 구현하였다.