

## 프로그램 가능한 논리 회로 구성을 위한 PIP 앤티퓨즈의 전기적 특성

### Electrical Characteristics of the PIP Antifuse for Configuration of the Programmable Logic Circuit

김필중\*, 윤중현\*\*, 김종빈\*\*

(Phil-Jung Kim\*, Jung-Hyun Yun\*\*, Jong-Bin Kim\*\*)

#### Abstract

The antifuse is a semi-permanent memory device like a ROM which shows the open or short state, and a switch device connecting logic blocks selectively in FPGA. In addition, the antifuse has been used as a logic device to troubleshoot defective memory cells arising from SDRAM processing. In this study, we have fabricated ONO antifuses consisted of PIP structure. The antifuse shows a high resistance more than several  $G \Omega$  in the normal state, and shows a low resistance less than  $500 \Omega$  after program. The program resistance variation according to temperature shows the very stable value of  $\pm 20 \Omega$ . At this time, its program voltage shows  $6.7 \sim 7.2$  V and the program is performed within 1 second. Therefore this result shows that the PIP antifuse is a very stable and programmable logic device.

**Key Words** : switch device, logical device, antifuse, ONO, PIP, program voltage, program time

#### 1. 서론

앤티퓨즈(antifuse)는 도체/절연체/도체의 구조로 된 소자이다. 이러한 구조에서 절연체의 절연과 파괴 전에는 캐패시터(capacitor)로써만 동작을 하며 전기적으로 개방된 상태(off-state)라 볼 수 있다. 절연체의 절연과 파괴 이후에는 양 도체가 연결되는 단락 상태(on-state)가 된다[1].

앤티퓨즈는 반영구적인 개방(off), 단락(on) 상태를 나타내는 PROM(programmable read only me-

memory)과 같은 기억소자, FPGA(field programmable gate array)에서 논리 블록(logic block)들을 선택적으로 연결하는 프로그램 스위치 소자로 가장 많이 쓰이고 있다. 또한 DRAM(dynamic random access memory)의 공정시 발생하는 결함 메모리 셀(memory cell)을 구제하는 논리 소자로서도 이용되고 있다[1-6].

앤티퓨즈의 절연과 파괴 동작을 프로그래밍(programming)이라고 한다. 프로그래밍은 전기적으로 이루어지며, 양 도체 사이에 고전압을 인가하여 절연과 파괴를 일어나게 한다. 절연과 파괴 전압 즉, 프로그래밍 전압은 앤티퓨즈를 제작하는 공정기술과 절연재료에 따라  $7 \sim 20$  V로 발표되고 있다[1-3]. 프로그램 전압은 칩(chip) 외부에서 공급하는 방식이 주로 이용되고 있으나, DRAM에서는 칩 내부에 고전압 발생기를 배치하여 공급하는 방식을 채택하고 있다. 따라서 앤티퓨즈가 요구하는

\* : 성화대학 인터넷통신과

\*\* : 조선대학교 전자공학과  
(광주광역시 서석동 375,

Fax : 062-232-3369

E-mail : philjung@hanmail.net)

2001년 7월 23일 접수, 2001년 8월 9일 1차심사완료

2001년 8월 31일 2차심사완료, 2001년 9월 20일 3차

심사완료, 2001년 10월 11일 4차심사완료

프로그램 전압이 너무 높으면 칩 내 또 다른 소자의 안정성 때문에 고전압 발생 및 공급이 어려우므로 비교적 낮은 프로그램 전압을 갖는 공정기술을 도입해야 한다.

낮은 프로그램 전압의 요구는 칩 내부에서도 공급할 수 있는 능력을 부가할 수 있으며, 안정되고 낮은 on-저항은 회로 동작의 안정성과 속도 저하를 방지할 수 있고, 짧은 프로그램 시간은 칩 전체의 보다 빠른 프로그램 시간을 제공할 수 있어 생산비용을 절감할 수 있다. 그러나 프로그램 전압이 칩 내부 전원전압 정도로 낮아진다면 원하지 않은 엔티퓨즈가 프로그램 될 수 있기 때문에 전원전압 보다는 2~3 V 이상 높아야 한다. 이러한 이유는 전원전압이 다른 외부 요인에 의해 갑자기 1 V 정도 높아질 수 있기 때문이다.


프로그램된 엔티퓨즈의 저항은 응용 회로의 동작 속도를 저하시키지 않게 하기 위해 보통 1 kΩ 이하로 요구하고 있다[1-3]. 일반적으로 배선의 지연 시간은 저항 성분과 캐패시터 용량 성분에 의해 거의 결정되며, 특히 대부분 캐패시터 용량 성분은 미소하기 때문에 저항 성분에 의해 거의 좌우된다고 말해도 과언이 아니다. 반대로 프로그램되지 않은 엔티퓨즈 저항은 수백 MΩ 이상을 요구한다. 왜냐하면 이 off-저항이 수 MΩ 이하의 특성을 갖는다면 완전한 개방 상태로 보기 힘들며, 또한 누설전류(leakage current)에 의한 전력소비량이 커지기 때문이다.

본 연구에서는 낮은 프로그램 전압과 안정된 on-저항을 갖는 엔티퓨즈를 제작하였다. 절연물의 박막은 재산화 질화산화막[7] 즉, ONO(oxide/nitride/oxide)를 사용하였으며, 두 도체로는 Poly-Si (poly-crystalline silicon, 다결정 실리콘)를 사용하였다. 엔티퓨즈의 프로그램 전압과 저항 특성을 파악하고, 프로그램 시간을 측정하였다. 이러한 측정 결과로서 제작한 PIP(poly/insulator/poly)구조의 엔티퓨즈가 프로그램 가능한 논리 회로 구성 소자로서 적용가능성을 알아보고자 한다.

## 2. 실험

엔티퓨즈를 제작하기 위해 기판은 silicon 기판을 사용하였다. 엔티퓨즈의 도체로서 Poly-Si를 증착해야 하는데, 이는 전극을 포함한 전도층 및 기타 여러 가지 용도로 사용되고 있어 반도체 공정에 있어서 필수 불가결한 재료이다. Poly-Si은 다음의 사일렌(silane) 가스의 열분해 반응으로 증착

되는데, LPCVD(low pressure chemical vapor deposition) 장치를 이용하였다.



일반적인 증착온도는 600~650 °C인데, 이때 얻어지는 미세 구조는 원주(columnar) 구조를 갖는 다결정 상태이며 약 570 °C 이하의 증착 온도에서는 비정질(armorphous) 상태로 증착된다. 증착 두께는 약 1000 Å 으로 증착하였다.

증착된 Poly-Si은 높은 저항을 갖는 저항체이다. 따라서, 전극으로 사용되기 위해서는 N-type (P, As 등) 또는 P-type(B 등) 불순물을 첨가시켜야 한다. 본 연구에서는 이러한 불순물 대신 텅스텐 실리사이드(WSi<sub>2</sub>)를 사용하였는데, 이는 전기 비저항 값이 다결정 실리콘에 비해 훨씬 낮고, 열적 안정성이 우수하다는 장점을 지니고 있으므로 반도체 소자의 배선공정에서 차후의 고온 공정으로 인해 금속을 사용할 수 없을 때 부분 배선(local interconnect)재료로서 이용된다. 그러나 텅스텐 실리사이드는 oxide에 대한 접착력이 나쁘기 때문에 대부분의 경우 다결정 실리콘/텅스텐 실리사이드 구조(poly + WSi)로 사용된다. 텅스텐 실리사이드의 증착 반응식은 아래 식과 같다.



이때 증착되는 텅스텐 실리사이드는 미세결정(micro-crystal) 구조이며 열 공정에서 결정화되어 낮은 비저항 값을 지니게 된다. 증착 두께는 약 1000 Å 이다. 따라서 첫 번째 전극 층은 약 2000 Å 이 되며, 이를 Poly-1이라 칭한다.

다음 공정으로 사진식각법에 의해 Poly-1을 에칭하였다 그리고 PECVD(Plasma Enhanced CVD) 공정을[8] 이용하여 PSG(Phosphor-Silicate Glass)를 증착하였는데, 이는 Si 기판이 노출되지 않는 부분의 층간 절연막으로 사용된다. 또한 사진식각법에 의해 PSG 박막을 에칭(etching)하였다.

LPCVD 장치를 이용하여 약 50 Å의 재산화 질화산화막(ONO)을 증착시켰다. 이 물질로는 NH<sub>4</sub>OH를 주 물질로 사용하였다. 이때 질화막을 증착시키기 전에 공기중에 노출되어 성장된 자연산화막 및 불순물을 제거하기 위해 50:1HF로 세정을 실시하였다. 질화막 성장 조건은 약 750 °C의 고온에서 0.25 Torr로 저압 증착을 하였다.

다음에 Poly-1과 같은 공정 방식으로 Poly-2를 약 2000 Å 증착시켰다. 사진식각법으로 Poly-2를 에칭한 후 BPSG(Boro-Phospho-Silicate Glass)를 증착시켜 배선간 빈 공간을 절연하게 된다. BPSG 막을 에칭한 후 약 20 분간 825 °C에서 열처리하여 막의 표면을 매끄럽게 하였다.

Poly-1과 Poly-2를 테스트 장비의 전원 프로버(prober)와 직접 연결하기가 어렵기 때문에 금속판(metal pad)을 만들기 위해 Al을 증착시켰다. 따라서 먼저 금속 접점(metal contact) 마스크를 식각 금속 접점 에칭하였다. 에칭 후에 장벽 금속(barrier metal)을 증착하였는데, 이는 접합 파괴 현상(junction spiking)의 방지를 위해 Al과 실리콘 접합 사이에 증착되는 확산 방지용 금속으로서, Al과 실리콘과의 반응성이 없어야 하고, 고온 안정성이 우수해야 하며, Al 및 실리콘 등의 확산 억제 능력을 높이고 실리콘과 저항성 접점 저항을 지닌 금속이어야 한다. 현재 많이 사용되는 금속으로는 TiW와 TiN이 사용되는데, 본 연구에서는 TiN을 사용하였으며, Ti target을 Ar+N<sub>2</sub> 분위기에서 sputter 증착하여 형성시키는 reactive sputtering 증착법으로 증착 시켰다. Ti와 N 간의 화학 당량비가 장벽 특성에 영향을 주며 1:1 일 경우 가장 좋다. 금속판은 Ti/Al/TiN 구조로 500 Å / 3500 Å / 300 Å로 증착하였다.

앤티퓨즈는 양 Poly-1, Poly-2 층 사이에 ONO의 절연체가 증착되었는데, 그 구조는 그림 1과 같다. 제작된 앤티퓨즈의 프로그램 전압, 저항, 프로그램 시간 등의 특성을 측정하기 위해 양극 사이에 전압을 인가해야 하기 때문에 Al로 된 금속층을 추가로 증착시킨 구조를 하고 있다.




그림 1. 앤티퓨즈의 구조.  
Fig. 1. An antifuse structure.

앤티퓨즈의 프로그램은 레이저를 이용한 퓨즈의 절단이[9] 아닌 양 도체사이에 고전압을 이용하여 절연체의 절연파괴(rupture)를 일으켜 양 도체를 연결시킨다.




그림 2. 퓨즈의 프로그램 방식 (a) 레이저 프로그램 (b) 전기적 프로그램.  
Fig. 2. A method of programming fuse (a) laser program (b) electrical program. An antifuse structure.




그림 3. 앤티퓨즈의 프로그램 진행 과정.  
Fig. 3. The progression of programming antifuse.

그림 2는 레이저를 이용한 방식과 고전압을 이용한 방식을 보여주고 있다. 레이저를 이용한 방식은 고가의 레이저 장비를 사용해야하며, 레이저로

폴리퓨즈(poly-fuse)를 절단할 수 있도록 창(window)을 만들어야 한다. 또한 절단시 안전을 요구하며, 다른 배선 및 회로 등에 영향을 주어서는 안되는 어려움이 있다. 앤티퓨즈를 이용한 전기적 프로그램 방식은 앤티퓨즈와 그 구동회로만 칩내부에 설치하면 되기 때문에 다른 회로에 영향을 주지 않고 매우 안정적으로 프로그램을 진행시킬 수 있다.

앤티퓨즈의 프로그램 과정은 그림 3과 같다. 초기 상태(off-state)에서 양단에 고전압을 인가하면 처음에는 금이 가는 형태로 나타나며, 시간이 진행됨에 따라 절연막의 파괴 정도가 커져 핀홀(pin-hole)현상이 발생하고, 마침내 완전한 절연파괴(rupture)가 일어나 저항이 매우 낮은 상태(on-state)로 진행된다.

### 3. 결과 및 고찰

제작한 PIP구조의 재산화 질화산화막 앤티퓨즈는 양 Poly-1, Poly-2 층 사이에 ONO(Oxide-Nitride-Oxide)의 절연체가 약 50 Å의 두께로 증착되었고, 그 크기는  $2 \times 2 \mu\text{m}^2$  이었으며, 제작한 앤티퓨즈는 그림 4와 같다. 제작된 앤티퓨즈의 프로그램 전압을 알아보기 위해 한쪽 전극에 0 V에서 10 V까지 sweep시키고 다른 한쪽 전극에는 접지(ground) 시켰으며, 전류 compliance는 20 mA로 하여 측정하였다.




그림 4. 앤티퓨즈 테스트 패턴.  
Fig. 4. The test pattern of antifuses.

측정된 앤티퓨즈의 프로그램 전압은 그림 5와 같이 약 6.7 ~ 7.2 V로 나타났다. 그림 5에서와 같이 제작한 앤티퓨즈의 breakdown 전압은 4.5 V 이상으로 나타나 전원전압 이하에서는 매우 안정

한 캐패시터로 동작함을 알 수 있다. 또한 프로그램시 필요한 전류 compliance도 100  $\mu\text{A}$ 로 나타났으며, 칩내부에 고전압 발생회로를 설치한다면 출력전압은 7.5 V, 출력 전류량은 100  $\mu\text{A}$ 면 충분함을 알 수 있으며, 고전압 발생 회로상의 전하 펌프 캐패시터(charge pump capacitor)의 크기도 비교적 적은 면적으로도 배치 가능함을 알 수 있다.

$$\Delta i = C \cdot \Delta V \cdot f \quad (3)$$

여기서 C는 전하 펌프 캐패시터의 캐패시턴스,  $\Delta V$ 는 이 캐패시터에 인가되는 펄스 전압, f는 캐패시터에 인가된 펄스 전압의 주파수이다.




그림 5. 앤티퓨즈 프로그램의 I-V 특성.  
Fig. 5. I-V characteristics in programming antifuses.

표 1. 프로그램 전류량에 따른 절연파괴 시간  
Table 1. Rupture time with the forced program current.

I-compliance		0.1 mA	0.5 mA	1 mA
Time to rupture [ms]	#1	454	352	100
	#2	480	384	262
	#3	414	304	176
	#4	432	334	166

따라서 프로그램 전압은 7.5 V로 설정하면 충분히 프로그램될 수 있기 때문에, 이 결과를 바탕으로 프로그램 전압은 7.5 V로 하였으며, 내부 프로그램 전압 발생기를 사용하게 되면 과도한 전류를 공급할 수 없기 때문에 전류 compliance를 0.1 mA, 0.5 mA, 1 mA로 프로그램한 결과 프로그램 시간은 100 ~ 500 ms로 나타났다. 평균적 프로그램 시간은 전류량이 많이 인가 될 수록 짧은 프로그램 시간을 나타냈으며, 전체적인 프로그램 시간은 인가된 전류량과 제작 공정 상태에 따라 절연과피 시간이 영향을 받는 것으로 보인다.




그림 6. 앤티퓨즈의 절연과피 시간 (프로그램 전압 : 7.5 V).

Fig. 6. Rupture time of antifuses (programming voltage : 7.5 V).




그림 7. 프로그램 후 저항 분포.

Fig. 7. Resistant-distribution after program.

위 결과를 바탕으로 프로그램 전압을 7.5 V로 하고 전류 compliance를 0.1 mA로 인가하여 앤티퓨즈를 프로그램한 후 저항을 측정하기 위해 0 V에서 3 V까지 sweep 시켜 측정한 결과 그림 7과 같이 약 140 ~ 190 Ω의 저항 분포를 나타냈으며, 전체적인 저항 분포도 500 Ω 이하로 나타났다. 또한 온도에 따른 저항의 변화를 측정한 결과 그림 8과 같이 온도에 대한 변화가 20 Ω 이내로서 그 영향이 극히 적음을 알 수 있다.




그림 8. 프로그램 후 온도에 따른 저항 변화.

Fig. 8. Resistant-transform with temperatures after program.

#### 4. 결론

제작한 PIP구조의 재산화 질화산화막 앤티퓨즈는 메모리 공정을 바탕으로 제작하였으며, 그 크기는  $2 \times 2 \mu\text{m}^2$ , 절연체의 두께는 약 50 Å이었다. PIP 앤티퓨즈 특성을 측정한 결과 다음과 같은 결론을 얻었다.

- (1) 프로그램 전 앤티퓨즈는 정상상태 때 누설전류 (leakage current)가 거의 없고, 그 저항도 수 GΩ 이상이며, breakdown 전압이 4.5 V 이상으로 매우 안정하였다.
- (2) 제작한 앤티퓨즈의 프로그램 전압은 7.5 V 이하였으며, 필요한 프로그램 전류도 100 μA로서 칩 내부에 프로그램 구동회로를 설치할 경우에도 다른 회로에는 나쁜 영향을 미치지 않고 적은 면적으로도 배치 가능함을 알 수 있었다.
- (3) 앤티퓨즈의 개당 프로그램 시간도 500 ms 이하이며, 앤티퓨즈 제작 공정에 따라 프로그램 시간이

달라질 수 있으나, 프로그램 전류량이 많을수록 빨라짐을 알 수 있었다. 따라서 칩내 프로그램 구동 회로를 설치할 경우 그 소요 면적을 고려해서 설계함을 알 수 있었다.

(4) 프로그램된 앤티퓨즈의 저항이 500  $\Omega$  이하로 나타났고, 온도 변화에 따른 영향이 매우 적었으며, 개방상태, 단락상태가 분명히 구분되어 매우 안정함을 알 수 있었다.

따라서 제작한 PIP 앤티퓨즈는 프로그램 가능한 논리회로 구성 소자로서 스위치 또는 영구 기억소자로 이용할 수 있음을 알 수 있었다.

### 감사의 글

본 연구는 2000년도 조선대학교 학술연구비(과제번호 : 222-04)에 의해 수행되었으며 이에 감사드립니다.

### 참고 문헌

- [1] 이재성, 이용현, "과잉 Ti 성분의 티탄산 바륨과 실리콘 산화막으로 구성된 앤티퓨즈", 전자공학회논문지, 35권 7호, pp. 688-694, 1998.
- [2] J. T. Baek, H. H. Park, S. W. Kang, B. T. Ahn, I. J. Yoo, "Investigation of link formation in a novel planar-type antifuse structure", The Solid Films 288, pp. 41-44, 1996.
- [3] G. Zhang, C. Hu, P. Yu, S. Chiang, E. Hamdy, "Metal-to-Metal Antifuses with Very Thin Silicon Dioxide Films", IEEE Electron Device Letters, Vol. 15, No. 8, pp. 310-312, 1994.
- [4] H. Stopper, J. Banker, R. Miller, "Quick-turn MCMs" Solid State Technology, pp. 104-110, 1996.
- [5] T. Kirihaata, Y. Watanabe, Y. Asao, "Fault-Tolerant Designs for 256 Mb DRAM", IEEE J. of Solid-State Circuits, Vol. 31, No. 4, pp. 558-565, 1996.
- [6] 이병수, "DRAM 기술의 발전 및 커패시터 재료의 연구 동향", 전기전자재료, 11권 2호, pp. 145-148, 1998.
- [7] 정양희, 김명규, "L/L 진공시스템을 이용한 적층캐패시터의 하층산화막 박막화에 대한 연구", 전기전자재료학회지, 9권 5호, pp. 476-482, 1996.
- [8] 이준신, "Silicon 박막의 특성과 제조기술 그리고 다양한 소자 응용", 전기전자재료, 14권 1호, pp. 11-17, 2001.
- [9] Joseph B. Bernstein, "Laser Energy Limitation for Buried Metal Cuts", IEEE Electron Device Letters, Vol. 19, No. 1, pp. 4-6, 1998.