• 제목/요약/키워드: Sampling Phase Detector

검색결과 34건 처리시간 0.03초

Ka-band 위성 중계기용 저위상잡음 국부발진기의 설계 및 제작 (Design of Local Oscillator with Low Phase Noise for Ka-band Satellite Transponder)

  • 류근관;이문규;염인복;이성팔
    • 한국전자파학회논문지
    • /
    • 제13권6호
    • /
    • pp.552-559
    • /
    • 2002
  • 본 논문에서 는 Ka-band 위 성 중계 기용 국부발진기 의 EM(Engineering Model)을 설계 및 제작하였다. 루프 대역 밖의 위상잡음을 개선하기 위해서 고임피던스 변환기를 이용한 낮은 위상잡음의 전압제어 발진기를 설계하고 샘플링위상비교기(Sampling Phase Detector)를 사용하여 전압제어 발진기를 고안정의 OCXO(Oven Controlled Crystal Oscillator)에 위상 고정시킴으로써 루프 대역 내의 위상잡음을 개선하였다. 개발된 국부발진기는 43.83 dBc 이상의 고조파 억압특성을 가지고 있으며 공급전력은 15 V, 160 mA를 필요로 한다. 위상잡음은 -102.5 dBc/Hz @10 KHz와 -104.0 dBc/Hz @100 KHz의 특성을 나타내며 출력전력은 -20 - +7$0^{\circ}C$의 온도 범위에서 13.50 dBm$\pm$0.33 dB의 특성을 얻었다.

수중음향통신에서 Peak Detector를 갖는 시간동기회복에 관한 연구 (A Study on the Timing Recovery using Peak Detector in Underwater Acoustic Communication)

  • 한민수;김기만
    • 한국항해항만학회지
    • /
    • 제36권5호
    • /
    • pp.371-378
    • /
    • 2012
  • 본 논문에서는 OQPSK(Offset Quadrature Phase Shift Keying) 변복조를 사용하는 수중음향통신에서 시간동기회복을 위해 기존의 Gardner TED(Timing Error Detector)에 Parabolic Peak Interpolation 을 사용하는 Peak Detector를 첨가하여 위상 수렴속도를 상승시켜 송신 데이터양의 감소를 도모하였다. Parabolic Peak Interpolation을 이용하여 지속적으로 국소 최대 또는 최소의 근사치로 이동한 후 Gardner TED를 적용하기 때문에 시간동기화 안정화를 속도를 빨리함으로써 Preamble 구간의 데이터양을 절반으로 줄일 수 있고 또한 Preamble 구간에서도 위상 수렴을 하지 못하는 임계치에서 제안한 방법을 시뮬레이션한 결과 임계점에서 BER(Bit Error Rate)이 약 23%정도 성능이 개선되는 것을 확인할 수 있었다. 또한 실제 동해에서 수집한 데이터를 사용하여 기존의 Gardner TED만 사용하는 방법과 성능 비교 결과 송수신기 사이의 거리가 3 km 이었을 때 제안한 방법을 적용한 경우 기존의 방법에 비해 Converge speed가 1.4배 이상 상승하는 것을 확인할 수 있었고, BER측면에서도 약 20%정도 상승하는 것을 확인할 수 있었다.

위성 탑재체용 26.4 GHz 국부발진기의 설계 및 제작 (Design and Fabrication of 26.4 GHz Local Oscillator for Satellite Payload)

  • 신동환;류근관;장동필;이문규;염인복;오승엽
    • 한국통신학회논문지
    • /
    • 제31권2A호
    • /
    • pp.194-200
    • /
    • 2006
  • 본 논문에서는 위성 탑재체용 26.4 GHz 국부 발진기를 설계 제작하였다. 제작된 발진기는 고안정도와 고신뢰도를 갖는 기본 주파수 발생부와 기본 주파수 발생부로부터 생성된 8.8 GHz의 신호를 3체배하여 26.4 GHz의 최종 발진 주파수를 만들어내는 주파수 체배부로 구성되어 있다. 기본 주파수 발생부는 샘플링 위상비교기(Sampling Phase Detector)를 이용한 위상 고정 방식의 발진기로 구성하였으며 고안정도를 갖는 OCXO를 기준 주파수원으로 사용하였다. 주파수 체배부는 자체 설계한 MMIC 3체배기와 증폭기를 이용하여 크기와 무게를 줄일 수 있었다. 개발된 국부 발진기는 +11 dBm 이상의 출력 전력과 10 kHz와 100 kHz의 오프셋 주파수에서 각각 -96 dBc/Hz와 -105 dBc/Hz의 위상 잡음 특성을 나타내며, 설계 요구규격을 모두 만족한다.

광대역 전디지털 클록 데이터 복원회로 설계 (Design of Wide-range All Digital Clock and Data Recovery Circuit)

  • 고귀한;정기상;김강직;조성익
    • 전기학회논문지
    • /
    • 제61권11호
    • /
    • pp.1695-1699
    • /
    • 2012
  • This paper is proposed all digital wide-range clock and data recovery circuit. The Proposed clock data recovery circuit is possible input data rate which is suggested is wide-range that extends from 100Mb/s to 3Gb/s and used an phase error detector which can use a way of over-sampling a data by using a 1/2-rate multi-phase clock and phase rotator which is regular size per $2{\pi}$/16 and can make a phase rotation. So it could make the phase rotating in range of input data rate. Also all circuit is designed as a digital which has a specificity against a noise. This circuit is designed to 0.13um CMOS process and verified simulation to spectre tool.

위상고정루프를 이용한 낮은 위상 잡음 특성을 갖는 발진기 설계 및 제작 (Design and Fabrication of on Oscillator with Low Phase Noise Characteristic using a Phase Locked Loop)

  • 박창현;김장구;최병하
    • 한국항해항만학회지
    • /
    • 제30권10호
    • /
    • pp.847-853
    • /
    • 2006
  • 본 논문에서는 부성저항 특성을 갖는 발진기 이론을 적용하여 직렬 궤환형 유전체 공진 발진기를 구성하고 바랙터 다이오드를 삽입하여 전압 제어 유전체 공진 발진기를 제작한 후, 샘플링 위상 비교기와 루프 필터를 결합한 PLL 방식을 도입하여 고안정 주파수 발생기인 위상고정 유전체 공진형 발진기를 설계 및 제작하였다. 설계 제작한 PLDRO는 주파수 12.05 GHz에서 13.54 dBm의 출력 전력을 얻었으며, 이때의 주파수 가변 동조 범위는 중심 주파수에서 약 ${\pm}7.6 MHz$ 이며, 전력 평탄도는 0.2 dBm으로서 매우 우수한 선형 특성 결과를 얻었다. 또한 데이터 전송시 오율특성에 상당한 영향을 미치는 위상 잡음은 반송파로부터 100 kHz 떨어진 offset 지점에서 -114.5 dBc/Hz을 얻었다. 고조파 억압 특성은 2 차 고조파에서 -41.49 dBc 이하의 특성을 나타내었다. 이러한 특성은 위상고정을 하기 전의 전압 제어 발진기보다 더욱 향상된 특성을 보였으며, 종전의 PLDRO보다 위상 잡음과 전력 평탄도면을 개선시킬 수가 있었다.

이중 채널 CIS 인터페이스를 위한 수신기 설계 (A Receiver for Dual-Channel CIS Interfaces)

  • 신훈;김상훈;권기원;전정훈
    • 전자공학회논문지
    • /
    • 제51권10호
    • /
    • pp.87-95
    • /
    • 2014
  • 본 논문에서는 이중 채널 CIS(CMOS Image Sensor) 인터페이스를 위한 수신기 설계에 대해서 기술한다. 두 채널은 각각 CTLE(Continuous-Time Linear Equalizer)를 포함하며 샘플러, 병렬 변환기 그리고 clocking 회로로 구성되어 있다. Clocking 회로는 PLL, PI, CDR을 포함한다. CDR은 PI 기반이며 OSPD(Over Sampling Phase Detector)와 FSM(Finite State Machine)을 추가하여 빠른 락 소요 시간과 지연 시간, 향상된 jitter tolerance를 갖도록 하였다. CTLE는 3 GHz에서 -6 dB 손실을 갖는 채널의 ISI(Inter Symbol Interference)를 제거하며 CDR은 8000 ppm 이하의 주파수 오프셋에 대해 1 baud period 이내의 빠른 락 소요 시간을 갖는다. 65 nm CMOS 공정을 이용하여 설계하였으며 eye diagram에서 최소 368 mV의 전압 마진과 0.93 UI의 시간 마진을 갖는다.

Fast Single-Phase All Digital Phase-Locked Loop for Grid Synchronization under Distorted Grid Conditions

  • Zhang, Peiyong;Fang, Haixia;Li, Yike;Feng, Chenhui
    • Journal of Power Electronics
    • /
    • 제18권5호
    • /
    • pp.1523-1535
    • /
    • 2018
  • High-performance Phase-Locked Loops (PLLs) are critical for grid synchronization in grid-tied power electronic applications. In this paper, a new single-phase All Digital Phase-Locked Loop (ADPLL) is proposed. It features fast transient response and good robustness under distorted grid conditions. It is designed for Field Programmable Gate Array (FPGA) implementation. As a result, a high sampling frequency of 1MHz can be obtained. In addition, a new OSG is adopted to track the power frequency, improve the harmonic rejection and remove the dc offset. Unlike previous methods, it avoids extra feedback loop, which results in an enlarged system bandwidth, enhanced stability and improved dynamic performance. In this case, a new parameter optimization method with consideration of loop delay is employed to achieve a fast dynamic response and guarantee accuracy. The Phase Detector (PD) and Voltage Controlled Oscillator (VCO) are realized by a Coordinate Rotation Digital Computer (CORDIC) algorithm and a Direct Digital Synthesis (DDS) block, respectively. The whole PLL system is finally produced on a FPGA. A theoretical analysis and experiments under various distorted grid conditions, including voltage sag, phase jump, frequency step, harmonics distortion, dc offset and combined disturbances, are also presented to verify the fast dynamic response and good robustness of the ADPLL.

이중루프 PLL을 이용한 IMT-2000용 저 위상잡음 주파수 합성기의 설계 및 제작 (A Design and Fabrication of Low Phase Noise Frequency Synthesizer Using Dual Loop PLL)

  • 김광선;최현철
    • 한국통신학회논문지
    • /
    • 제27권2C호
    • /
    • pp.191-200
    • /
    • 2002
  • 본 논문에서는 이중 루프 PLL을 이용한 IMT-2000용 주파수 합성기를 설계 및 제작하였다. 위상잡음 특성을 개선하기 위해서 기준 루프와 두 개의 루프로 나누고 기준루프에는 변형 클램프 형태의 전압제어 발진기와 루프 필터를 최적화 함으로서 위상잡음을 개선하고 메인 루프에는 동축형 유전체 공진기를 사용한 전압제어 발진기와 위상 검출기로 SPD(Sampling Phase Detector)를 사용함으로서 분주기의 사용을 없애고 개루프 이득을 크게 함으로서 위상잡음 특성을 개선하였다. 이렇게 제작된 주파수 합성기는 1.81GHz의 중심주파수에 가변범위는 158.5MHz이고 위상잡음은 100kHz offset에서 -120..66dB로 우수한 특성을 나타내었다.

Determination of Mequitazine in Human Plasma by Gas-Chro-matography/Mass Spectrometry with Ion-Trap Detector and Its Pharmacokinetics after Oral Administration to Volunteers

  • Kwon Oh-Seung;Kim Hye-Jung;Pyo Heesoo;Chung Suk-Jae;Chung Youn Bok
    • Archives of Pharmacal Research
    • /
    • 제28권10호
    • /
    • pp.1190-1195
    • /
    • 2005
  • The objective of this study was to develop an assay for mequitazine (MQZ) for the study of the bioavailability of the drug in human subjects. Using one mL of human plasma, the pH of the sample was adjusted and MQZ in the aqueous phase extracted with hexane; the organic layer was then evaporated to dryness, reconstituted and an aliquot introduced to a gas chromatograph/mass spectrometer (GC/MS) system with ion-trap detector. Inter- and intra-day precision of the assay were less than 15.1 and $17.7{\%}$, respectively; Inter- and intra-day accuracy were less than 8.91 and $18.6{\%}$, respectively. The limit of quantification for the current assay was set at 1 ng/mL. To determine whether the current assay is applicable in a pharmacokinetic study for MQZ in human, oral formulation containing 10 mg MQZ was administered to healthy male subjects and blood samples collected. The current assay was able to quantify MQZ levels in most of the samples. The maximum concentration ($C_{max}$ was 8.5 ng/mL, which was obtained at 10.1 h, with mean half-life of approximately 45.5 h. Under the current sampling protocol, the ratio of $AUC_{t{\rightarrow}last}$ to $AUC_{t{\rightarrow}{\infty}}$ was $934{\%}$, indicating that the blood collection time of 216 h is reasonable for MQZ. Therefore, these observations indicate that an assay for MQZ in human plasma is developed by using GC/MS with ion-trap detector and validated for the study of pharmacokinetics of single oral dose of 10 mg MQZ, and that the current study design for the bioavailability study is adequate for the drug.

위상고정 Loop를 사용한 안정 징파발진기 (Microwave Oscillator Stabilized by Phase-locked Loop)

  • 나정웅;김종진
    • 대한전자공학회논문지
    • /
    • 제12권3호
    • /
    • pp.20-25
    • /
    • 1975
  • 추상고정 loop (PLL)를 사용하여 안정화시킨 징파 발진기를 개발하였다. 체내제작이라는 관점에서 특수 기봉가공을 한 특수자재 cavity를 사용한 자파수 안정화보다 PLL방법을 채택하였다. 입력 주파수가 다른 두 신호과 위상을 직접 비교할 수 있는 위상검파기로서 sampler와 저주파 filter를 사용할 수 있음을 보였으며, 이 목적에 맞는 약 4 GHz 대까지 sample 할 수 있는 sampler를 개발하였다. 2.16 GHz 대에서 출력이 120mW 이상인 징파발진기를 VCO로 사용하고, 110MHz대에서 발진하는 수품판 발진기를 기준발진기로서 사용한 PLL system으로 약 10-6 정도의 주파수 안정도를 얻을 수 있었다. 발진기 system의 capturing range는 search oscillator를 사용함으로써 lock-in-range인 10MHz대를 얻을 수 있었다.

  • PDF