

位相固定 Loop를 사용한 安定 微波 發振器

(Microwave Oscillator Stabilized by Phase-locked Loop)

羅 正 雄* · 金 鍾 鍊**

(Ra, Jung Woong and Kim, Johng Ryun)

要 約

位相固定 loop (PLL)를 사용하여 安定化した 微波 發振器를 開發하였다. 國內製作이라는 觀點에서 特殊 機械加工을 한 特殊資材 cavity를 使用한 周波數 安定화보다 PLL方法을 채택하였다. 入力 周波數가 다른 두 信號의 位相을 直接 比較할 수 있는 位相檢波器로서 sampler와 低周波 filter를 使用할 수 있음을 보았으며, 이 目的에 맞는 約 4 GHz帶까지 sample 할 수 있는 sampler를 開發하였다. 2.16 GHz帶에서 出力이 120mW 以上의 微波發振器를 VCO로 使用하고, 110MHz帶에서 發振하는 水晶片 發振器를 基準發振器로서 使用한 PLL system으로 約 10^{-6} 頻度의 周波數 安定度를 얻을 수 있었다. 이 發振器 system의 capturing range는 search oscillator를 使用함으로써 lock-in-range인 10MHz帶를 覆蓋할 수 있었다.

Abstract

A microwave oscillator stabilized by a phase-locked loop (PLL) is developed. The PLL system is chosen compared with the cavity stabilized oscillator in view of the domestic manufacturing, because special machining and materials are needed for the latter. A sampler with a low pass filter is shown to be used as a phase detector in the PLL, and the sampler capable of sampling up to 4GHz is developed for this use. Frequency stability of about 10^{-6} is obtained from the developed microwave oscillator, operating at 2.16 GHz with more than 120 milliwatts output power, whereby a crystal oscillator operating at about 110MHz is used as a reference source in the PLL. The capturing range of this oscillator is extended up to its lock-in-range of about 10MHz by employing a search oscillator in the system.

1. 序 論

最近 半導體材料 技術의 發達로 寿命이 길고, 出力이 높은 마이크로波 transistor 및 diode가 비교적 簡単으로 求할 수 있어 종래의 klystron을 代置시키고 있다. 通信에 使用되는 마이크로波 發振器는 높은 周波數 安定度를 要하되, 이러한 周波數 安定度를 얻는데 몇 가지 方法이 使用되고 있다. 즉 外部溫度變化의 영향을 받지 않는 (invar) cavity를 使用하는 方法, 自動 周波數 固定回路(AFC)를 使用하는 方法, 位相固定回路(phase locking)를 使用하는 方法, injection locking을 使用하는 方法등이 있다.

Phase locked loop(PLL)을 利用한 回路는 1930年代 Radar의 同期器, 通信回路 및 計器回路 등으로 使用

되며 시작하였다. 電子的方法으로 周波數 制御가 가능한 이 方法은 현재 約 30MHz帶까지 monolithic 集積回路의 商品으로 시장에서 求할 수 있는 단계에 이르렀다¹⁾. 마이크로波 周波數 30MHz以下로 變換하여 上記 PLL回路를 이용한 마이크로波 發振器를 구성할 수도 있으나, 여기서는 周波數 變換을 必要로 하지 않는 PLL을 선택하였다.

PLL의 구성요소인 位相檢波器로서 sampling 位相檢波器를 使用하면, 직접 마이크로波 信號와 基準信號(reference signal)의 位相을 周波數 變換回路없이 비교할 수 있다. dc에서부터 20GHz까지 使用할 수 있는 sampling回路가 마이크로波 計測器를 為하여 開發 使用되고 있다²⁾. 이 sampling回路는 廣帶域 harmonic mixer로서의 역할도 可能하며 reference信號를 마이크로波 周波數로 遷倍해주는 回路로 使用할 수 있다.

이 方法으로 國內에서 Hybrid 集積回路를 使用하여 X-band까지 성공시키고 있다³⁾.

* 仁川高專, 韓國科學院 (KAIS)

** 仁川科學技術研究所 (KIST)

接受日字: 1975年 3月 27日

PLL回路가 定常狀態로서 locking되어 있는 周波數帶域(locking range) Δw_L 은 全 loop의 dc利得과 같으며 locking이 벗어난 狀態에서 locking이 일어날 수 있는 周波數帶域(capturing range) Δw_c 는 Δw_L 에 比例하다, $\Delta w_c < \Delta w_L$ 이다.

國內 마이크로波 通信用 局部發振器로서 周波數 安定度가 10^{-6} 以上이 되는 마이크로波 發振器의 開發을 爲하여, 앞서 말한 PLL回路 및 基準發振器로서 crystal 發振器를 利用한 發振器를 system 開發이라는 立場에서 생각해 보고자 한다.

Invar나 ceramic cavity는 材料구입문제 및 加工문제에서 國內製作의 난점이 있으며 injection locking은 基準發振器의 出力問題 및 injection 信號外 locking된 出力信號의 分離回路의 必要性 등으로 國내製作에는 PLL方法이 容易하다고 結論지었다. 특히 PLL回路에는 周波數遞倍器 및 位相檢波器 대신 sampling 位相檢波器를 使用하여 回路를 간단하게 하였고, 機械的 또는 電氣的의 外部衝擊에 의하여 locking이 벗어났을 때 自動的으로 capturing이 일어날 수 있으며 capturing range가 locking range와 거의 잘 맞도록 search oscillator를 使用하였다. Search oscillator란 일종의 三角波 發振回路로서 이 電壓이 電壓制御 마이크로波 發振器 cavity內의 varactor에 加해져 마이크로波 發振周波數를 週期의 으로 增減하도록 連結되어 있다. 이 方法으로 2GHz帶에서 出力 100mW以上인 transistor를 使用한 電壓制御發振器(VCO)를 製作하고 PLL回路를 構成하여 locking range가 약 10MHz, 周波數 安定度가 常溫에서 10^{-6} 정도인 마이크로波 發振器를 製作하였다. 國내 마이크로波 通信에 直接 使用하기 爲하여 周波數遞倍器도 製作하였으나, 微波 VCO 및 周波數遞倍器는 다른 機會로 미루고, 여기서는 2GHz帶의 位相固定 마이크로波 發振器 system에 對해서만 考察하려 한다.

2. Sampled 位相檢波器를 사용한 位相固定 loop

位相固定 loop(PLL)은 일종의 周波數 頻還回路로서 그림 1에 보인 바와 같이 位相檢波器, 低周波 여파기,




그림 1. Phase-locked loop의 block diagram
Fig. 1. Phase-locked loop block diagram

誤差信號 增幅器 및 頻還回路의 電壓制御 發振器(VCO)로서 構成된다. PLL을 非線型 시스템으로 취급한 數學的의 解析은 문헌^[1-3]을 참조하도록하고 여기서는 PLL의 基本動作原理만을 생각해 보겠다.

基準入力信號가 없을 때 誤差電壓인 V_e 는 零이 되고, VCO는 自由發振 周波數 f_0 로 發振한다. 基準入力가 加해되면 sampled 位相檢波器에서 入力信號와 VCO出力信號의 位相差에 比例하는 電壓 V_e 를 發生시키고 V_e 의 低周波 成分만이 여파기를 거쳐 增幅된 후 VCO에 加해진다. VCO에 加해지는 V_d 는 VCO의 發振周波數를 變化시켜 f_0 와 基準周波數 f_r 의 差異를 減少시키도록 되어있다(sampled 位相檢波器를 使用하면 f_r 대신 nf_r 이 된다. 여기서 n 은 正의 整數임). f_r 가 f_0 에 充分히 近接되면 PLL의 特性에 의하여 VCO의 周波數가 基準周波數과 同一하게 되며 locking이 일어난다. Locking이 되면 V_d 는 dc電壓이 되어 VCO의 發振周波數를 f_r 이 되도록 移動시키되, V_r 및 V_e 는 일정한 位相差만 갖게 된다.

locking되지 않은 狀態로부터 locking이 된 狀態로 變化되는 過度現狀를 capturing이 과하여 그 解析은一般的으로 大단히 複雜하다. 여기서는 sampler를 位相檢波器로 使用할 때의 PLL에 對해서 簡単히 생각해 보겠다.

Sampler의 動作原理^[4]을 그림 2 및 3에서 볼 수 있다. 周波數가 높은 基準信號로 부터 sampling gate를 얻어 VCO의 마이크로波信號를 sample하도록 되어 있다. 이 경우 sample된 出力(그림 3)은 Fourier級數로 展開될 수 있다. VCO의 周波數을 f_r , sampling gate周波數(基準周波數)을 f_s , VCO信號 V_r 와 基準信號 V_s 의 時間軸 位相差를 t_d , Sampling gate pulse width를 t_p 라 하면, sampled 位相檢波器出力 $V_e(t)$ 는

$$V_e(t) = V_s(t) \sum_{n=0}^{\infty} \delta_n(t_p; t), \quad (1a)$$

$$\delta_n(t_p; t) = \begin{cases} 1, & nT_s + t_d \leq t \leq nT_s + t_d + t_p \\ 0, & 그 외 부분 \end{cases} \quad (1b)$$

여기서 T_s 는 基準信號의 週期이다.

$V_s(t)$ 를 週期函數라 假定하면 $V_e(t)$ 도 週期函數이




그림 2. Sampler (a) 原理圖, (b) 實際回路圖

Fig. 2. Sampler circuits a) Simplified circuit,
b) Used circuit

므로

$$V_e(t) = \sum_{n=-\infty}^{\infty} c_n e^{jn\omega_r t} \quad (2a)$$




그림 3. Sampler의 出力波型; V_e 는 식 (2)와 같아 展開된다.

Fig. 3. Sampler output waveform

로 表示할 수 있으며 C_n 은 Fourier逆變換에 의해 다음과 같이 求할 수 있다.

$$\begin{aligned} C_n &= \frac{1}{T_r} \left(\frac{\sin\left(w_o \frac{t_p}{2} \left(1 + n \frac{w_r}{w_o}\right)\right)}{w_o \left(1 + n \frac{w_r}{w_o}\right)} \right) \left[\sin\left(w_o t_d \left(1 + n \frac{w_r}{w_o}\right)\right) \right. \\ &\quad \left. - \frac{w_r}{w_o} \right] + \cos\left(w_o t_d \left(1 + n \frac{w_r}{w_o}\right)\right) \\ &\quad + \frac{1}{T_r} \left(\frac{\sin\left(w_o \frac{t_p}{2} \left(1 - n \frac{w_r}{w_o}\right)\right)}{w_o \left(1 - n \frac{w_r}{w_o}\right)} \right) \\ &\quad \left(\sin\left(w_o t_d \left(1 - n \frac{w_r}{w_o}\right)\right) - \cos\left(w_o t_d \left(1 - n \frac{w_r}{w_o}\right)\right) \right) \end{aligned} \quad (2b)$$

$$\text{여기서 } V_e(t) = \sin w_o t \quad (3)$$

이며 sampling gate의 振幅은 1로 假定하였다.

PLL의 低周波 어파기의 通過帶域을 數 KHZ으로 設計해주면 100MHz帶인 基準信號의 高調波成分은 크게 減衰되고 sampler의 出力은 dc成分만으로 構成된다. 식 (2b)으로부터 Co를 求하여 식 (2a)에 代入하면

$$V_e(t) = \left(\frac{t_p}{T_r} \right) \frac{\sin\left(w_o \frac{t_p}{2}\right)}{w_o \frac{t_p}{2}} \sin(\phi) \quad (4)$$

를 얻을 수 있다. 여기서 $\phi = w_o t_d$ 는 VCO 出力信號와 reference信號의 位相差로서 sampler의 出力이 $\sin(\phi)$ 에 比例함을 보인다. 만약 VCO의 周波數 安定度가 基準信號에 비하여 훨씬 떨어지면 VCO의 出力이 正弦波라 해도 ϕ 는 時間에 對해 천천히 变하게 되며, V_e 는 역시 시간에 따라 變한다. Sampler의 出力電壓 V_e 와 入力電壓의 비를 sampler効率 라 하며 sampler의 帶域幅은 dc 혹은 低周波에서의 值 η_{dc} 에서 乞가 $\sqrt{\frac{1}{2}}$ η_{dc} 로 떨어지는 周波數로 정의할 수 있다²⁾. 즉 식 (4)에 서

$$\eta_{dc} = \left(\frac{t_p}{T_r} \right) \sin(\phi)$$

이므로 帶域幅 B_s 는

$$\frac{\sin(\pi B_s t_p)}{(\pi B_s t_p)} = \sqrt{\frac{2}{2}}$$

또는

$$B_s = 1.392 \left(\frac{1}{\pi t_p} \right) = 0.443 \left(\frac{1}{t_p} \right) \quad (5)$$

로 求할 수 있다. 이는 sampler回路의 overshoot가 0이 되며 通過帶域에서 線形位相 特性을 가지고, sampling gate pulse가 完全 矩形波라는 假定下에서 얻은 結果이다. Sampler의 帶域幅은 pulse 폭 t_p 에 反比例 함을 볼 수 있다.

Sampler를 位相檢波器로 使用한 PLL은 그림 4와 같은 負饋還 시스템으로 생각할 수 있다. Loop의 位相誤差 $\phi = \theta_r - \theta_o$ 를 시스템 變數로 한 식은 Laplace變換을 利用하여 세워 보면⁴⁾

$$s\phi = nw_r - w_o - KF(s)\sin\phi \quad (6)$$

를 얻는다. 여기서 $n\omega_r$, w_o/w_r 에 가장 가까운 整數이며 Viterbi의 w_r 대신 nw_r 이 是은 sampler의 特性때문에




그림 4. PLL model

Fig. 4. PLL model

다. 또한 $K = K_D K_A K_o$ 로서 K_D 는 phase detector의 變換利得(V/rad), K_A 는 增幅器 電壓利得, K_o 는 VCO의 變換利得(rad/V-sec), s 는 $\frac{d}{dt}$ 를 意味하며, $F(s)$ 는 低周波 어파기의 轉換函數이다. VCO는 入力電壓에 比例하는 周波數로 發振하며 出力位相은 周波數의 積分이 되므로 轉換函數은 $\frac{K_o}{s}$ 가 된다.

$F(s) = 1$ 인 1次 loop의 경우 식 (6)으로부터 pull-in 過程을 간단히 볼 수 있다. 定常狀態는 $\frac{d\phi}{dt} = 0$ 인 장 우로서 이때 $\phi = \phi_0$ 는 식 (6)으로 부터

$$\sin\phi_0 = \frac{nw_r - w_o}{K}$$

로서

$$K \geq |nw_r - w_o|$$

때만 定常解가 存在한다. 주어진 $nw_r - w_o$ 에 對해 $\frac{d\phi}{dt}$ 와 ϕ 의 關係曲線은 sine函數로 變하며, 이 曲線의 기울기 $\frac{d}{d\phi} \left(\frac{d\phi}{dt} \right)$ 가 $\phi = \phi_0$ 에서 負가 되는 ϕ_0 만이 安定한 解이다. ϕ 가 安定解인 ϕ_0 值 부근에서 VCO에 印加되는 電壓 $V_o = K_D K_A \sin\phi$ 는 $|\phi - \phi_0|$ 를 減少시키는 方向으로 作用되며 $\phi = \phi_0$ 때 VCO의 發振周波數 w_o 는 基準信號周波數 w_r 의 整數倍가 되며 locking이 된다.


PLL의 安定度를 향게하기 為하여 2次 loop¹⁾를 使用한 低周波 여파기를 생각할 수 있다. 이때의 locking은 1次 loop와 마찬가지로 $\frac{d\phi}{dt} = 0$ 일 때 일어나며 安定解는 $\frac{d\phi}{dt}$ 와 ϕ 의 關係曲線의 기울기가 負가되는 點이다. 定常狀態에서 Laplace 變換變數 $s = \frac{d}{dt} = 0$ 를 씁 (6)에 代入하면 $F(s), s=1$ 되어 ϕ_0 는 1次 loop 때의 값과 같다. 그러나 pull-in 過程은 數學的으로 대단히 複雜하며¹⁻⁶⁾, 여기서는 몇 가지 重要한 物理量에 對한結果만 提示하고자 한다. Locking이 된 狀態에서 $n w_r$ 와 w_0 의 差를 增加시키면 locking을 벗어나게 되는데, 주어진 基準 信號周波數에 locking될 수 있는 周波數 범위를 lock-in-range라 한다. 定常狀態에서 2次 loop는 1次 loop와 같은 結果이므로 (6)식으로부터 lock-in-range

$$2\Delta w_L = 2(nw_r - w_0) \approx 2K \quad (7)$$


를 얻을수 있다. Locking이 벗어난 狀態에서 locking이 되는 capturing frequency range Δw_c 는 近似值¹⁻⁶⁾로서 求할 수 있으으며 이는 等于 lock-in-range Δw_L 이다. 작다.

3. 各 部 分 開發

PLL을 構成하는 部分의 開發內容을 製作후 얻은 特性을 中心으로 略述해 보려한다. 基準信號 發振器는 crystal 發振器를 110MHz에서 發振하도록하여 使用



(a) 回路圖



(b) 實物寫眞

그림 5. PLL 回路圖 및 實物圖 a) 回路圖, b) 實物寫眞
Fig. 5. PLL a) circuit diagram, b) its photograph

하였다. 電壓制御 마이크로波 發振器는 transistor 및 同軸 cavity를 使用한 發振器로서 cavity內에 varactor를 부착시켜, varactor의 dc bias 電壓變化로 發振周波數가 變化될 수 있도록 設計되었다. 位相 檢波器로는 hot carrier diode를 使用한 sampler回路를 使用하였다. dc增幅器, 低周波 여파기 및 search oscillator는 operational amplifier를 利用한 回路로서 構成하였다. VCO의 varactor를 포함한 crystal 發振器, sampler, dc增幅器, 低周波 filter 및 search oscillator의 回路圖 및 實物圖를 그림 5에 보인다.

가. Crystal 發振器

入力水準이 1~2mW程度인 overtone crystal 發振器는 113.331MHz에서 發振하며, sampler를 動作시킬 수 있는 出力を 얻기 為하여 buffer 및 C級增幅端을連結하여 約 20mW의 出力を 얻었다. 우리 目的에 맞는 10⁻⁶程度의 周波數 安定度는 常溫에서 쉽게 얻을수 있었으며, 製作된 發振器의 溫度變化, 供給電源電壓의 变動에 따른 周波數 變換은 그림 6과 같다. 外部溫度가 25°C에서 60°C로 變화 때 周波數變化는 約 400Hz로서 이 態度에서 周波數 安定度는 4×10^{-7} 程度이다. 電源電壓變動에 對한 安定度는 約 $2 \times 10^{-7}/\text{volt}$ 이다. 室溫(25 ± 5°C)에 서의 周波數 安定度는 4×10^{-7} 程度를 計測할 수 있었다.

Figure 6





그림 6. 測定된 水晶發振器의 周波數 安定度

Fig. 6. Measured frequency stability of the crystal oscillator


나. 電壓制御 마이크로波 發振器(VCO)

마이크로波 transistor 및 同軸共振 cavity를 使用한 發振器의 cavity內에 varactor diode를 裝置하여 發振周波數를 varactor bias 電壓에 따라 變化하도록 設計하였다(사진—그림 7). 마이크로波 發振器의 設計에 對해서는 따로 發表할 것이며⁷⁾, 여기서는 製作된 發振器의 主要特性만 記述한다. 出力은 發振周波數 2.16G

H_2 에서 約 130mW였으며 測定된 周波數 安定度 $\approx 1 \times 10^{-4}$ 程度였다. Varactor의 加한 bias電壓을 零에서 -20volts까지 變化시킬 때 發振周波數는 中心周波數에서 約 20MHz程度 變化함을 測定할 수 있었다. 使用된 發振器의 出力特性 및 VCO特性은 그림 7(a) 및 (b)에 圖示했다. PLL의 lock-in-range는 VCO의 變換



(b) 發振周波數와 varactor bias電壓의 關係



(c) 實物寫眞

그림 7. VCO의 特性及 實物寫眞 a) 出力特性.
b) 發振周波數와 varactor bias 電壓의 關係, (c) 實物寫眞

Fig. 7. Voltage controlled oscillator a) Power output, b) oscillating frequency as a function of the varactor bias voltage
c) its photograph

利得 K_o 에 比例하며(식 7), 높은 lock-in-range를 얻기 為해서는 높은 K_o 가 要求된다. 그림 7에서 線形特性범위를 -6volts 까지로 보면 $K_o = (2\pi \times 12 \times 10^6 / 6) = 4\pi \times 10^6 (\text{rad/volts})$ 을 얻을 수 있다. 그림 5에는 VCO

使用的 varactor의 回路圖에 들어가 있다.

d. Sampler

그림 5의 sampler回路圖는 그림 2(b)와 같다. Crystal 發振器 出力を stop recovery diodo를 通過시켜 impulse를 發生시키고, 이 impulse(gate 信號)의 해 hot carrier diode를 動作시켜 sampling하도록 되어 있다. 이 回路의 等價回路 解析¹⁾에 의하면 sampler의 cut-off 周波數는 使用한 diode 및 이를 連結하는 部分의 電線 인덕坦스 및 diode 接合容量의 합의 自秉根에 反比例한다. 約 4GHz程度 周波數帶까지는 포장된 diode 및 lumped 回路素子를 使用하여 要求되는 sampler를 얻을 수 있었다. 그 以上的 周波數帶에서는 strip 傳送線 및 chip diode等을 使用하여 電線인덕坦스 및 接合容量을 줄이고, sampling에 使用되는 impulse폭도 작은 값을 가지도록 設計되어야 할 것이다.

e. Loop 增幅器 및 Search發振器

VCO의 出力信號과 基準信號의 位相差에 比例하는 dc 出力を 增幅시켜주는 loop增幅器는 演算增幅器로서 構成하였다. 瞬間的으로 電源이 斷續되거나, 外部의 機械的 衝動으로 인하여 locking이 벗어나면 sampler의 出力은 變動되며 varactor에는 零에 가까운 電壓이 걸린다. 이때 두번쩨의 演算增幅器는 Schmitt trigger回路를 構成하여 三角波信號 發振回路로 動作하게 된다. 그림 5의 回路로서 locking이 벗어난 경우 varactor兩端에 걸리는 탐색 發振器 出力波形은 約 400Hz의 그림 8과 같은 三角波였다. 이 三角波에 의해 VCO의 發振周波數가 掃引하게 되고, 基準周波數에 充分히 가까워지면 locking이 된다. Locking이 되면 varactor兩端에 걸리는 dc 電壓에 의하여 두번쩨 演算增幅器에




그림 8. Search oscillator의 出力波形


Fig. 8. Output wavefrom of search oscillator
負 bias電壓이 걸리므로 發振을 멈추게 된다. Varactor에 걸리는 dc 電壓이 零에 가까울 때, 이 演算增幅器에는 正饋還이 걸리게 되어 發振이 始作되도록 設計되어 있다. dc增幅器의 利得은 lock-in-range에 比例하므로 높은 것이 바람직하며 본 시스템에서는 約 50 dB程度를 얻도록 設計되어 있다.

4. 結論 및 問題點


周波數 安定度가 좋고 lock-in-range가 充分히 넓은 마이크로波 發振器를 PLL回路로서 構成해 보았다.

10^{-6} 程度의 周波數 安定度는 100MHz帶의 水晶片 發振器를 基準發振器로 使用하고, sampler를 位相檢波器로 使用함으로써 周波數 透倍器+mixer를 使用하지 않고 쉽게 實現시킬 수 있었다. 常溫에서 이 發振器의 周波數 安定度 實驗結果를 그림 9(a)에 보인다. 이는 적으로 PLL發振器의 周波數 安定度는 locking時 基準信號 發振器의 그것과 같을 것이다. 그림 9(a)의 測定된 결과에서 볼 수 있듯 PLL 發振器 周波數 安定度는 定常狀態에서 10^{-6} 程度를 賦す 수 있으며, 이는 crystal 發振器의 周波數 安定度와 같은 水準의 結果인 것이다.

넓은 lock-in-range를 為 (7)에서 볼 수 있듯이 loop 利得을 높여 얻을 수 있다. 그 중에서도 VCO의 變換利得 K_b 가 lock-in-range를 決定하는 데 가장 큰 要因이 된다. Sampler를 位相檢波器로 使用할 때의 利得 K_b 는 略 (4)에서 간단히 計算할 수 있다. K_b 는 VCO의 出力振幅, 基準 impulse의 振幅, 그리고 gate impulse의 t_g 와 基準 信號週期 T_p 의 比 $(\frac{t_g}{T_p})$ 의 平均의 데 決定된다. 여기서 t_g 는 測定된 sampler의 周波數帶域으로부터 略 (5)를 利用하여 間接的으로 計算할 수 있



(a) 測定된 周波數 安定度



(b) 測定된 Lock-in-range

그림 9. PLL Microwave oscillator特性 a) 測定된 周波數 安定度, b) 測定된 lock-in-range

Fig. 9. PLL Microwave oscillator a) measured frequency stability, b) measured lock-in-range

다. 이 시스템의 lock-in-range를 Hewlett-Packard 회사의 microwave VCO를 使用하여 測定하였으며 그 結果를 그림 9(b)에 보인다.

이 시스템을 마이크로波 通信用 局部 發振器로 使用할 수 있도록 約 3倍로 周波數을 遷倍하는 周波數 遷倍器 및 帶域 여파기도 設計製作되었으나 이들의 소개는 다음 機會로 미룬다.

PLL 시스템을 利用한 마이크로波 發振器는 水晶發振周波數의 整數倍 周波數로만 locking되므로 出力周波數을 變化시킬 수 없다는 不便이 있다. Sampler의 impulse를 測定, 變換利得의 測定 등 内容中 未備한 諸 이 있으나, 實際로 使用할 수 있는 微波 安定 發振器開發이라는 點에서 본 内容을 소개했다. 이 시스템 開發 및 製作에 努力해준 이 영규, 이 상우, 오수영 諸氏에게 이 자리를 빌어 謝意를 표한다. 또한 이 project를 經濟的으로 後援해 준 韓國科學院 및 韓國科學技術研究所에 感謝를 드린다.

參 考 文 獻

1. A.B. Grebene; The Monolithic phase-locked loop-a versatile building block., IEEE spectrum, March 1971, 38-49.
2. J. Merkelo; A dc-to-20GH, Thin-Film Signal Sampler for Microwave Instrumentation, Hewlett Packard Journal, April 1973, 10-13
3. 金鍾錄, Phase-locked Gunn VCO, 74年度電子學術技術세미나 論文集, 大韓電子工學會, 155-162.
4. A. J. Viterbi; Principles of Coherent Communication, McGraw-Hill, New York, 1966, Chapter 3
5. M. Mancianti, F. Russo, and L. Verrazzani ; An Extension of Richman Analysis to the 2nd order SCS, IEEE Proc., March 1974, 414--415
6. G. S. Moschytz; Miniaturized R.C. filters using phase-locked loop, B.S.T.J. vol. 44, May 1965, 823-870
7. W.M. Grove, Sampling for Oscilloscope and Other R.F. system: DC through X-band, IEEE Trans. MTT-14, No. 12, Dec. 1966, 629--635
8. 羅正雄, 反射波型 增幅器를 使用한 microwave 發振器, 74年度 電子學術技術세미나 論文集, 大韓電子工學會 163-168