• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.439-440
• /
• 2008

A high-speed DCO is proposed that uses the negative-skewed delay scheme. The DCO consists of a ring of inverters with each PMOS transistor driven from the output of 3 earlier stage through a set of minimum-sized pass-transistors. The digitization of negative-skewed delay is achieved by selecting pass-transistors turned on and digitizing the gate voltages of the selected pass-transistors. The proposed 7-stage DCO has been simulated using 1.8V, $0.18\;{\mu}m$ TSMC CMOS process to obtain a resolution of 3ps and an operation range of 2.88-5.03GHz.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.485-486
• /
• 2006

This paper proposes a novel low-cost CMOS temperature sensor for controlling the self-refresh period of a mobile DRAM. In this temperature sensor, ring oscillators composed of cascaded inverter stages are used to obtain the temperature of the chip. This method is highly area-efficient, simple and easy for IC implementation as compared to traditional temperature sensors based on analog bandgap reference circuits. The proposed CMOS temperature sensor was fabricated with 80 nm 3-metal DRAM process. It occupies a silicon area of only about less than $0.02\;mm^2$ at $10^{\circ}C$ resolution with under 5uW power consumption at 1 sample/s processing rate. This area is about 33% of conventional temperature sensor in mobile DRAM.

• Journal of electromagnetic engineering and science
• /
• 제11권4호
• /
• pp.235-238
• /
• 2011

In this paper, a novel low phase noise voltage-controlled oscillator (VCO) using metamaterial structure and rat race coupler is presented for reducing the phase noise without the reduction of the frequency tuning range. The metamaterial structure has been realized by microstrip square open loop double split ring resonator (SRR). The rat race coupler shows slightly higher transmission compared to a Wilkinson combiner and is, therefore, used instead to improve the performances of VCO. By providing these unique modifications, the proposed push-push VCO has a phase noise of -126.30~-124.83 dBc/Hz at 100 kHz in the tuning range of 5.672~5.800 GHz.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.903-905
• /
• 2005

링발진기의 위상잡음을 줄이기 위한 이론적인 기초를 소개한다. 위상잡음과 링발진기의 설계 파라메타의 관계를 이해함으로써 위상잡음을 설계 단계에서 줄이는 효과를 볼 수 있다. 기존의 참고 문헌을 통해 얻어진 위상잡음과 설계 파라메타의 관계를 통해 위상잡음을 줄이는 방법을 제시한다.

• 한국정보전자통신기술학회논문지
• /
• 제3권2호
• /
• pp.25-30
• /
• 2010

본 논문에서는 사각 분리형 링 공진기를 기본으로 하는 새로운 노치형 공진기를 제안한다. 이 공진기와 마이크로 스트립 선로가 결합된 R-SRR구조에 대해 전기적인 특성을 시뮬레이션과 측정 결과를 비교하여 나타내었다. 제안된 구조의 공진 특성으로 부터 등가회로를 나타내었고, 공진기의 구조에서 셀의 간격, 셀 사이즈, 셀의 개수 등의 변화에 대한 공진기의 공진 특성의 변화를 나타내었다. 구조적 변수 중에서 셀의 크기 요소가 공진 주파수의 가장 큰 변화 요인이다. 본 연구의 결과는 주파수 가변 대역통과 필터 설계 및 전압 제어 발진기 등의 설계에 활용할 수 있다.

• 한국광학회지
• /
• 제5권1호
• /
• pp.51-59
• /
• 1994

네 개의 평면 반사경과 두 개의 볼록 렌즈로 구성된 Newtonian 망원경 형의 negative branch confocal unstable ring (NBCUR) 공진기를 이용한 진행파형 Nd:YAG 레이전 발진기를 설계 제작하였다. 출력경으로 scraper mirror를 사용하여 원고리형 출력광을 얻었다. 이 레이저 발진기는 22개의 광학면을 가지고 있으며 이의 광학적 시준은 등경사 간섭법에 의해 간섭무늬를 관측함으로서 해결하였다. 일방향 진행파형 레이저 발진을 이룩하기 위하여 고리형 공진기 내에 자체 설계 제작된 영구 자석형 Faraday isolator를 삽입하였고, 이에 의한 발진 효과를 검토 하였다. 전기 입력 에너지 70J에서 레이저 출력에너지 약 80mJ 이었으며, BDN 색소에 의한 수동형 Q 스위칭에 의하여 첨두 출력 0.5 MW를 얻었다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.9-14
• /
• 2007

본 연구에서는 하부전극 구조 펜타센 유기박막트랜지스터를 이용하여 플라스틱 기판에 인버터, 링 발진기, NAND & NOR 논리게이트, 정류기 등 간단한 집적회로를 제작하고 그 특성을 관찰하였다. 제작된 유기박막트랜지스터 소자의 평균 전하이동도는 0.26 $cm^2/V.sec$, 전류점멸비는 $10^5$로 나타났으며 인버터와 NAND, NOR 논리게이트는 입력에 대해 정확한 논리출력값을 출력하였다. 전파 정류기는 1MHz의 AC 입력신호에 대해 정류효과를 나타냈으며 링 발진기는 DC 40V에서 1MHz의 발진특성을 보였다. 이와 같이 유기박막트랜지스터를 이용한 집적회로를 제작하고 특성을 분석함으로써 현재 관심이 되고 있는 초저가 RFID tag, Flexible Display 구동회로 등에 유기박막트랜지스터를 적용할 수 있는 가능성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.72-78
• /
• 2009

본 논문에서는 $0.13{\mu}m$ CMOS 공정의 이득(Kvco) 제어 지연 단을 이용한 위상동기루프에 사용되는 저 위상잡음 CMOS 링 전압제어발진기를 설계 및 제작한다. 제안하는 지연 단은 출력 단자를 잇는 MOSFET을 이용한 능동저항으로 전압제어발진기의 이득을 감소시킴으로써 위상잡음을 개선한다. 그리고 캐스코드 전류원, 정귀환 래치와 대칭부하 등을 이용한다. 제안한 전압제어 발진기의 위상잡음 측정결과는 1.9GHz가 동작 할 때, 1MHz 오프셋에서 -119dBc/Hz이다. 또한 전압제어발진기의 이득과 전력소모는 각각 440MHz/V와 9mW이다.

• 대한전자공학회논문지
• /
• 제22권4호
• /
• pp.76-83
• /
• 1985

RMOS(refractory metal oxide semiconductor)의 게이트와 집적회로의 각 소자나 회로를 연결하는 연결선으로 사용되는 Mo2N/Mo 이중층을 Ar과 N2의 혼합가스 분위기에서 저온의 고주파 반응성스펏터링으로 형성하였다. 1000Å-Mo2N/4000Å-Mo이중층의 면저항은 약 1.20∼1.28Ω/구로서 다결정실리콘의 약 1/10정도가 되었다. C-V측정으로부터 Mo2N/Mo이중층과 비저항이 6∼9Ω·㎝이고 결정면이 (100)인 P형 Si과의 일함수차 f%5는 약 -0.30ev 및 산화층에 존재하는 고정전하밀도 Qss/q는 약 2.1x1011/cm를 얻었다. 인버터 한개당의 신호전달 지연시간을 측정하기 위해 다결정실리콘게이트 NMOS 제조공정을 웅용하여 45개의 인버터로 구성된 ring oscillator를 제작하였다. 본 실험에서 얻을 수 있었던 인버터 한개에 대한 신호전달지연시간은 약 0.8nsec였다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.7-15
• /
• 2002

The digital DBS tuner is designed and implemented in a CMOS process using a direct-conversion architecture that offers a high degree of integration. To generate mathched LO I/Q quadrature signals covering the total input frequency range, a fully integrated ring oscillator is employed. And, to decrease a high level of phase noise of the ring oscillator, a frequency synthesizer is designed using a double loop strucure. This paper proposes and verifies a band selective loop for fast frequency switching time of the double loop frequency synthesizer. The down-conversion mixer with source follower input stages is used for low voltage operation. An experiment implementation of the frequency synthesizer and mixer with integrated a 0.25um CMOS process achieves a switching time of 600us when frequency changes from 950 to 2150MHz. And, the experiment results show a quadrature amplitude mismatch of max. 0.06dB and a quadrature phase mismathc of max. >$3.4^{\circ}$.