

집적회로내의 릴발진기에서 발생하는 위상잡음에 대한 고찰

박세훈*

*안동대학교

A Study on the Phase-Noise Generated in Oscillators of Integrated Circuits

Se-Hoon Park*

*Andong National University

E-mail : separk@andong.ac.kr

요 약

링발진기의 위상잡음을 줄이기 위한 이론적인 기초를 소개한다. 위상잡음과 링발진기의 설계 파라메타의 관계를 이해함으로써 위상잡음을 설계 단계에서 줄이는 효과를 볼 수 있다. 기존의 참고 문헌을 통해 얻어진 위상잡음과 설계 파라메타의 관계를 통해 위상잡음을 줄이는 방법을 제시한다.

ABSTRACT

Theoretical expressions are introduced to achieve low phase-noise ring oscillators. Understanding of the relations between the phase-noise and the design parameters leads to the reduction of the phase-noise at the stage of the circuit design. Using expressions from reference, ways of reducing the phase noise are suggested.

키워드

phase-noise, ring oscillator, power dissipation, impulse sensitive function

I. 서 론

링발진기는 집적회로로 구현되기 때문에 디지털 통신시스템의 중요한 부분이 되어있다. 디지털 통신 시스템에서 링발진기는 특히 집적회로로 구현된 VCO(voltage controlled oscillator)의 가장 중요한 회로이다. PLL(phase locked loop)과 주파수 합성기(frequency synthesizer)의 주요 파라메타는 주파수의 순수성, 전력소모이며, 이러한 파라메타는 VCO의 성능에 의해 결정된다. VCO의 성능은 바로 사용되는 링발진기의 성능에 의해 결정된다.

링발진기의 성능은 사용되는 응용분야에 따라 주요 관심 파라메타가 달라진다. 예를 들어 GSM에서는 작은 값의 위상잡음이 요구되고, 휴대용 시스템에서는 저전력소모가 강조 된다. 그러나 링발진기의 가장 중요한 파라메타는 위상잡음과 jitter이다. 위상잡음과 jitter는 같은 현상이지만, 위상잡음은 주파수 개념에서 정의 되고, jitter는

시간영역에서 정의 된다.

링발진기의 위상잡음의 주요 원인은 열잡음과 flicker 잡음, 기판과 공급전원 잡음을 들 수 있다. 이러한 잡음원이 출력 파형과 결합하여 위상잡음을 만든다[1].

본 논문에서는 링발진기의 위상잡음과 설계 파라메타의 관계를 밝힌다. 링발진기의 단수(number of stages), 전력(power dissipation), 출력 주파수, 출력 파형(symmetry of wave)에 따라 위상잡음이 결정된다 [1].

II. 위상잡음과 링발진기의 디자인 파라메타의 관계

A. Impulse Sensitive Function

Impulse sensitive function(ISF)은 특정 노드에 입력된 잡음 전류가 위상에 미치는 영향을 결정

하는 함수이다. ISF는 다음 식으로 주어진다[1].

$$\Gamma_i(x) = \frac{f_i'}{|f'|^2} \quad (1)$$

여기에서 f_i' 는 노드 i에서의 정규화된 파형의 미분이다. $\Gamma_i(x)$ 는 주기함수이며 크기는 최대 기울기에 반비례한다. 주기함수의 성질을 이용하여 $\Gamma_i(x)$ 는 다음과 같이 Fourier의 급수로 표현된다.

$$\Gamma(\omega_0\tau) = \frac{c_0}{2} + \sum_{n=1}^{\infty} c_n \cos(n\omega_0\tau + \theta_n) \quad (2)$$

특히 여기에서 c_0 는 ISF의 직류성분을 표시한다.

$$\Gamma_{rms}^2 = \frac{2}{3\pi} \left(\frac{1}{f_{max}'} \right) \quad (3)$$

ISF의 rms 값을 링발진기의 단수의 함수로 표시하면 다음과 같다.

$$\Gamma_{rms} = \sqrt{\frac{2\pi^2}{3\eta^3 N^{1.5}}} \frac{1}{f_{max}'} \quad (4)$$

단수가 증가할 수록 ISF의 rms값이 감소한다.

B. 노드 전압 스윙과 위상잡음

white-noise 전류원에 의한 위상잡음 스팩트럼은 ISF의 rms 값의 함수로 표시하면 다음 식으로 주어진다[2].

$$L\{f_{off}\} = \frac{\Gamma_{rms}^2}{8\pi^2 f_{off}^2} \frac{\bar{i}_n^2 / \Delta f}{q_{max}^2} \quad (5)$$

여기에서 $\bar{i}_n^2 / \Delta f$ 는 잡음 전류원의 전력 스팩트럼밀도, f_{off} 는 캐리어 주파수(ω_0)로부터의 offset 주파수, q_{max} 는 해당노드의 최대 전하이다. 우선 전력 스팩트럼이 offset 주파수의 제곱에 반비례함을 알 수 있다. q_{max} 는 출력 전압 스윙 값에 비례한다. 따라서 출력 전압 스윙 값을 증가시켜 위상잡음을 감소 시킬 수 있으며, 식(4)에 의해 링발진기의 단수를 증가 시켜 위상잡음을 감소시킬 수도 있다.

C. 1/f 잡음에 의한 위상 잡음

$1/f$ 잡음에 의한 위상잡음의 $1/f^3$ 과 $1/f^2$ 영역의 경계주파수 $f_{1/3}$ 는 다음 식으로 주어진다.

$$f_{1/f^3} = f_{1/f} \frac{\Gamma_{dc}}{\Gamma_{rms}^2} \quad (6)$$

여기에서 $f_{1/f}$ 는 $1/f$ 잡음의 코너 주파수이다.

Γ_{dc} 는 ISF의 dc 성분이다. Γ_{dc} 가 작을 수록 $1/f^3$ 잡음의 코너 주파수가 줄어들어 위상잡음이 감소하게 된다. 회로 설계의 관점에서, 출력 파형의 상승천이와 하강천이 시간을 동일하게 하면 ISF의 dc 성분을 최소화 하여 $1/f$ 잡음에 의한 위상잡음을 감소시킨다.

D. 전력 소모와 게이트 오버드라이버와 위상잡음

CMOS 트랜지스터의 드레인 전류 잡음 스팩트럼 밀도는 다음과 같다.

$$\frac{\bar{i}_n^2}{\Delta f} = 4kT\gamma g_{d0} = 4KT\gamma\mu C_{ox} \frac{W}{L} \Delta V \quad (7)$$

여기에서 g_{d0} 는 zero-bias 드레인 전도도, μ 는 이동도, C_{ox} 는 단위 면적당 커패시턴스, W와 L은 채널의 너비와 길이, ΔV 는 게이트 오버드라이버 전압이다. γ 는 long-channel일 때는 $2/3$ 이고 short-channel일 때는 2~3배 크다[3].

MOSFET의 전체 소모전력은

$$P = 2\eta NV_{DD}q_{max}f_0 \quad (8)$$

이다. η 는 비례상수, V_{DD} 는 전원 전압, f_0 는 링발진기의 출력주파수이다.

출력파형이 대칭인 신호의 주파수를 단수 (number of stages, N)와 최대 노드 전하(q_{max})의 함수로 표시하면

$$f_0 \approx \frac{\mu_{eff} W_{eff} C_{ox} \Delta V^2}{8\eta NLq_{max}} \quad (9)$$

이다.

다음은 전력과 출력 신호의 주파수를 함수로 표시되는 위상잡음이다.

$$L\{\Delta f\} \approx \frac{8}{3\eta} \frac{kT}{P} \frac{V_{DD}}{V_{char}} \frac{f_0^2}{\Delta f^2} \quad (10)$$

여기에서 $V_{char} = \Delta V / \gamma$ 이다. 식(10)은 전력 소모(P)를 증가시키면 위상잡음을 감소시킬 수 있음을 보여준다. 회로의 바이어스와 관련된 방법으로 게이트 오버드라이버 전압을 증가시켜 위상잡음을 감소시킨다.

III. 결론

링발진기의 위상전압을 줄이기 위한 여러 가지 방법을 제시한다. 노드전압의 스윙을 증가 시켜 위상잡음을 줄인다. 링발진기의 단수를 증가시키면 ISF의 rms값을 줄여 위상잡음을 줄인다. $1/f$ 잡음이 위상잡음으로 변환하는 것을 최소화하기 위해 출력파형의 상승천이와 하강천이 시간을 동일하게 한다. 전력소모와 게이트 오버드라이버를

증가시키면 위상잡음이 감소한다.

참고문헌

- [1] Ali Hajimiri and Thomas H. Lee, "A General Theory of Phase NOise in Electrical Oscillations," IEEE Journal of Solid-State Circuits, vol 33, No 2, Feb. 1998.
- [2] Ali Hajimiri, Sotirios Limotyrakis, and Thomas H. Lee, IEEE Journal of Solid-State Circuits, vol 34, No 6, June 1999.
- [3] A. A. Abiof, "High-frequency noise measurements of FET's with small dimension," IEEE Trans. Electron Devices, vol. ED-33, Nov. 1986.