• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권5호
• /
• pp.625-631
• /
• 2014

We propose a compact power-on reset circuit consisting of a switched capacitor, a capacitor, and a Schmitt trigger inverter. A switched capacitor working with a clock signal charges the capacitor. Thus, the voltage across the capacitor is increased toward the supply voltage. The circuit provides a reset pulse until the voltage across the capacitor reaches the high threshold voltage of the Schmitt trigger inverter. The proposed circuit is simple, compact, has no static power consumption, and works for a wide range of power-on rising times. Furthermore, the clock signal is available while the reset pulse is activated. The proposed circuit works for up to 6 s of power-on rising time, and occupies a $60{\times}30{\mu}m^2$ active area.

• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.206-211
• /
• 2021

본 논문에서는 열전에너지 하베스팅을 위한 자가 리셋(self-reset) 기능을 갖는 영점 전류 스위칭(Zero-Current Switching) 회로를 제안한다. 본 논문에서 제안하는 영점 전류 스위칭 회로는 전압비교기 회로에 자가 리셋 기능을 추가하여 전압비교기의 동작전류를 최소화함으로써 에너지 하베스팅 회로의 전력 소비를 줄이고 에너지 변환 효율을 향상시킬 수 있게 한다. 회로 시뮬레이션으로 본 논문에서 제안하는 영전 전류 스위칭 회로의 동작을 검증하고 성능을 평가한 결과, 열전에너지 하베스팅 회로의 출력전압-입력전압 비가 5.5 일 때, 기존의 영점 전류 스위칭 회로를 이용한 하베스팅 회로와의 비교를 통해서 본 논문의 하베스팅 회로의 전력효율이 3.4% 개선되는 것으로 평가된다. 본 논문에서 제안하는 영점 전류 스위칭 회로는 열전에너지 하베스팅의 응용 중에서 특히 저전력과 고에너지 효율 특성이 중요한 웨어러블, 바이오 헬스 관련된 하베스팅 회로의 성능 개선에 기여할 수 있을 것으로 생각된다.

• ETRI Journal
• /
• 제30권5호
• /
• pp.644-652
• /
• 2008

In this paper, a low-power CMOS interface circuit is designed and demonstrated for capacitive sensor applications, which is implemented using a standard 0.35-${\mu}m$ CMOS logic technology. To achieve low-power performance, the low-voltage capacitance-to-pulse-width converter based on a self-reset operation at a supply voltage of 1.5 V is designed and incorporated into a new interface circuit. Moreover, the external pulse signal for the reset operation is made unnecessary by the employment of the self-reset operation. At a low supply voltage of 1.5 V, the new circuit requires a total power consumption of 0.47 mW with ultra-low power dissipation of 157 ${\mu}W$ of the interface-circuit core. These results demonstrate that the new interface circuit with self-reset operation successfully reduces power consumption. In addition, a prototype wireless sensor-module with the proposed circuit is successfully implemented for practical applications. Consequently, the new CMOS interface circuit can be used for the sensor applications in ubiquitous sensor networks, where low-power performance is essential.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권2호
• /
• pp.83-88
• /
• 2003

The reset operation of a CCD image sensor was improved using charge trapping of a MOS structure to realize a loe voltage driving. A DC bias generating circuit was added to the reset structure which sets reference voltage and holds the signal charge to be detected. The generated DC bias is added to the reset pulse to give an optimized voltage margin to the reset operation, and is controlled by adjustment of the threshold voltage of a MOS transistor in the circuit. By the pulse-type stress voltage applied to the gate, the electrons and holes were injected to the gate dielectrics, and the threshold voltage could be adjusted ranging from 0.2V to 5.5V, which is suitable for controlling the incomplete reset operation due to the process variation. The charges trapped in the silicon nitride lead to the positive and negative shift of the threshold voltage, and this phenomenon is explained by Poole-Frenkel conduction and Fowler-Nordheim conduction. A CCD image sensor with $492(H){\;}{\times}{\;}510(V)$ pixels adopting this structure showed complete reset operation with the driving voltage of 3.0V. The resolution chart taken with the image sensor shows no image flow to the illumination of 30 lux, even in the driving voltage of 3.0V.

• 한국정보통신학회논문지
• /
• 제12권2호
• /
• pp.282-289
• /
• 2008

PDP TV의 전력 효율을 향상시키기 위해서는 PDP의 구동과정에서 발생하게 되는 불필요한 전력소모와 AC 입력으로부터 원하는 DC를 얻기 위한 과정 중에 발생하는 전력 소모를 최소화하여야 한다. 일반적인 PDP 구동을 위한 입력 전원단은 2단 구조의 역률 보상형 컨버터를 채용하고 있으며, PDP 구동시 전력소모가 가장 큰 서스테인 드라이버와 리셋 회로의 구동전원을 공급하기 위한 별도의 DC-to-DC 컨버터를 필요로 한다. 그러나 이러한 회로의 구현은 저가의 PDP를 요구하는 시장 상황에 유연하게 대처하는데 많은 어려움을 준다. 따라서 본 논문에서는 최소의 전력 변환단계를 가지도록 서스테인과 리셋 회로의 전원 공급이 가능한 1단방식의 역률보상형 AC-to-DC 컨버터를 제안한다. 제안하는 시스템은 1단방식의 입력전원부 구성을 통해 전력 변환단을 최소화하여 전력 변환 중에 발생하는 손실을 최소화하며, PDP 서스테인/리셋 드라이버의 구동전압을 직접 공급하는 형태로 구성하여 시스템 부피의 감소, 원가 절감을 이룰 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.385-388
• /
• 2003

본 논문에서 제안하는 PFD(Phase Frequency Detector)는 Reset을 줄여 응답 속도의 특성을 향상시키기 위해 기존 회로인 Flip-Flop의 D-Latch circuit를 Memory Cell로 대신한 회로이다. 회로의 특성을 검증하기 위해 HSPICE Tool를 이용 simulation 하였으며 Hynix 0.35um CMOS 공정을 사용하였다.

• 전자공학회논문지SC
• /
• 제38권3호
• /
• pp.31-39
• /
• 2001

본 논문에서는 CMOS 이미지 센서의 동작 범위(Dynamic Range; DR)를 높이기 위해서， multiple sampling 방법과 조건적 reset 기능을 갖는 새로운 픽셀 회로를 제안한다. 제안된 구조는 한 번의 integration 시간 내에서 픽셀의 출력이 일정한 간격으로 여러 번 sampling되고 sampling된 각 신호는 기준 전압과 비교되며 이 결과에 따라 해당 픽셀을 rest 할지의 여부가 결정된다. 제안된 방법을 사용하면 이미지 센서의 최대 DR은 축적 기간 동안의 총 sampling 회수인 N 배로 증가될 수 있다. 테스트 칩은 0.65-${\mu}m$ CMOS 공정(2-P, 2-M)으로 제작되었으며 이에 대한 측정결과로 본 논문의 알고리듬이 DR의 증가에 효과적임을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.524-533
• /
• 2017

This paper presents a novel reset scheme for mm-scale sensing systems with stringent volume and area constraints. In such systems, multi-layer structure is required to maximize the silicon area per volume and minimize the system size. The multi-layer structure requires wirebonding connections for power delivery and communication among layers, but the area overhead for wirebonding pads can be significant. The proposed reset scheme exploits already existing power wires and thus does not require additional wires for system-wide reset operation. To implement the proposed reset scheme, a power management unit is designed to impose reset condition, and a reset detector is designed to interpret the reset condition indicated by the power wires. The reset detector uses a coupling capacitor for the initial power-up and a feedback path to hold the developed supply voltage. The prototype reset detector is fabricated in a $180-{\mu}m$ CMOS process, and the measurement results with the prototype mm-scale system confirmed robust reset operation over a wide range of temperatures and voltages.

• 전력전자학회논문지
• /
• 제10권6호
• /
• pp.587-591
• /
• 2005

AC PDP의 구동파형은 Reset 구간에서 명암비를 높이고 화질향상을 위해서 전압파형을 서서히 증가시키고 또 감소시키는데, 이 전압파형의 기울기와 크기가 온도와 더불어서 PDP의 화질과 관련이 있다. 그래서 본 논문에서는 Reset 구간에서 Y 전극에 인가하는 램프파형의 setup 및 setdown 구간에서의 기울기와 -Vy전압을 온도에 따라서 가변함으로써, 주위의 온도가 상온에서 저온이나 고온으로 변화하여도 PDP의 화질이 영향을 받지 않고 최상으로 유지하게 하는 온도 적응형 RESET 파형 발생회로를 제안하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.685-688
• /
• 2005

플라즈마 디스플레이를 위한 효율적인 서스테인 드라이버와 이를 리셋 회로와 결합시키는 유용한 결합 방법을 제시한다. 제안된 서스테인 드라이버는 외부 인덕터와 패널에 존재하는 기생 커페시터 간의 직렬공진 방식을 이용한다. 이 회로는 4개의 스위칭 소자, 인덕터, 전원공급을 목적으로 하는 외부 커패시터로 구성된다. 기존의 방식과 비교하여 입력전원전압이 두배가 되지만 스위칭 소자에 가해지는 전압스트레스는 기존의 값과 거의 동일하며, 입력 전압을 별도의 승압없이 리셋 회로의 전원으로 사용할 수 있는 장점을 가진다. 이러한 회로적 구조는 서스테인 드라이버와 리셋회로를 간단히 구성할 수 있다. 이론적 분석을 바탕으로 동작원리와 설계 예를 제시하며, 7.5인치 AC PDP 패널을 이용한 실험을 통해 타당성을 검증한다.