• 한국기계가공학회지
• /
• 제20권12호
• /
• pp.136-144
• /
• 2021

The purpose of this study was to develop and verify a precision transmission error measurement system for a gear pair. The transmission error measurement system of the gear pair was developed as a measurement unit, signal processing unit, and signal analysis unit. The angular displacement for calculating the transmission error of the gear pair was measured using an encoder. The signal amplification, interpolation, and transmission error calculation of the measured angular displacement were conducted using a field-programmable gate array (FPGA) and a real-time processor. A high-pass filter (HPF) was applied to the calculated transmission error from the real-time processor. The transmission error measurement test was conducted using a gearbox, including the master gear pair. The same test was repeated three times in the clockwise and counterclockwise directions, respectively, according to the load conditions (0 - 200 N·m). The results of the gear transmission error tests showed similar tendencies, thereby confirming the stability of the system. The measured transmission error was verified by comparing it with the transmission error analyzed using commercial software. The verification showed a slight difference in the transmission error between the methods. In a future study, the measurement and analysis method of the developed precision transmission error measurement system in this study may possibly be used for gear design.

• 한국수자원학회논문집
• /
• 제52권6호
• /
• pp.397-409
• /
• 2019

우리나라는 지형적인 특성과 강우 발생 특성에 따라 댐이나 다기능보 등 수리구조물의 수문 운영이 하천의 적절한 관리를 위해 매우 중요하다. 이에 본 연구에서는 홍수도달시간에 대한 이론을 정립하고, 금강하류부의 금강하굿둑~백제보 구간을 대상으로 1차원과 2차원의 연계해석이 가능한 HEC-RAS 모형을 활용하여 홍수도달시간을 홍수파도달시간과 수위상승도달시간으로 구분하고 보의 방류조건에 따라 홍수도달시간을 분석 예측하고자 한다. 분석 결과, 방류량이 증가하는 시점에 하도를 범람하여 하천 폭의 급격한 증가로 인해 도달시간이 증가하는 형태가 나타났으며, 홍수파 도달시간이 수위상승 도달시간보다 약 2배정도 빠르게 나타나 실제 도달하는 유수의 양보다 수파가 빨리 진행됨을 알 수 있었다. 본 연구결과를 활용한다면, 하천 관리에 도움이 될 것으로 판단된다.

• 대한한의학원전학회지
• /
• 제32권2호
• /
• pp.33-47
• /
• 2019

Objectives : To review the meaning of Open-Close-Pivot and its transition over time. Methods : Annotations and explanations in chapters where the theory of Open-Close-Pivot originated from in the "Suwen(素問)" and "Lingshu(靈樞)" were examined, followed by philological examination of key physicians. Results & Conclusions : Yang Shang Shan(楊上善) compared the 'Open-Close-Pivot' to a door. Wang Bing(王冰) explained it's movement and stillness to be the principle behind the Three-Yin-Three-Yang's threefold division. Wang Ji(汪機), in "XuSuwenChao(續素問鈔)" explained its physiological function as the entering and exiting of Ying Wei(營衛), and its scope to be exterior, interior, and center. Ma Shi(馬蒔) stratified it similar to "Shanghanlun(傷寒論)"'s six stages, while Wu Kun(吳崑) categorized Shaoyang(少陽) as being in-between exterior and interior. Zhang Jing Yue(張景岳) suggested a standard for the entering-exiting and exterior-interior-center concepts of the Open-Close-Pivot. Zhang Zhi Cong(張志聰) argued a theory of Open-Close-Pivot that emphasized the meaning of Three-Yin-Three-Yang, while Gao Shi Zong(高士宗) explained the relationship between Open, Close, Pivot and the functioning process. Shi Shou Tang(石壽棠) explained the physiology and pathology in the actions among Open-Close-Pivot with a focus on Pivot. Ke Qin(柯琴) applied Open-Close-Pivot to "Shanghanlun(傷寒論)" and used it as the basic principle to the Six Channel Ground Theory(六經地面說), also clinically applying it in the identification and treatment of the Six Channel patterns. Conclusions : Counting based word embedding methods seems to be more effective than.

• 한국정보통신학회논문지
• /
• 제25권12호
• /
• pp.1914-1919
• /
• 2021

첨단산업의 발전에 따라 영상처리 하드웨어의 연구는 필수적이고, 실제 칩 동작을 위해서는 게이트 수준의 타이밍 검증이 필요하다. 이를 위해 주로 FPGA 기반 검증이 이루어지는데 기존에는 DDR3 메모리 인터페이스를 적용했지만, 최근에는 FPGA 스펙이 향상되면서 DDR4 메모리가 사용된다. 이 때 기존에 사용하던 메모리 인터페이스를 적용하면 CPU와 메모리의 성능 차이에 의한 신호들의 타이밍 불일치가 발생하기 때문에 사용할 수 없다. 본 논문에서는 기존 인터페이스 시스템 FSM의 State 최적화를 통해 문제를 해결하고, 이 과정에서 AXI Data Width 수정을 통해 데이터 읽기 속도를 2배 증가시킨다. 실제 사례 분석을 위해 Xilinx 사의 SoC보드 중 DDR3 메모리를 사용하는 ZC706과 DDR4 메모리를 사용하는 ZCU106을 사용한다.

• 한국정보통신학회논문지
• /
• 제26권5호
• /
• pp.682-687
• /
• 2022

터널링 전계효과 트랜지스터(tunneling field-effect transistor; TFET)로 적층된 3차원 적층형 집적회로(monolithic 3D integrated-circuit; M3DIC)에 대한 연구 결과를 소개한다. TFET는 MOSFET(metal-oxide-semiconductor field-effect transistor)와 달리 소스와 드레인이 비대칭 구조이므로 대칭구조인 MOSFET의 레이아웃과 다르게 설계된다. 비대칭 구조로 인해서 다양한 인버터 구조 및 레이아웃이 가능하고, 그 중에서 최소 금속선 레이어를 가지는 단순한 인버터 구조를 제안한다. 비대칭 구조의 TFET를 순차적으로 적층한 논리 게이트인 NAND 게이트, NOR 게이트 등의 M3DIC의 구조와 레이아웃을 제안된 인버터 구조를 바탕으로 제안한다. 소자와 회로 시뮬레이터를 이용해서 제안된 M3D 논리게이트의 전압전달특성 결과를 조사하고 각 논리 게이트의 동작을 검증한다. M3D 논리 게이트 별 셀 면적은 2차원 평면의 논리게이트에 비해서 약 50% 감소된다.

• 문화기술의 융합
• /
• 제7권2호
• /
• pp.351-357
• /
• 2021

4차 산업혁명의 기술의 패러다임 전환기를 맞이하여 빅데이터 활용방안에 대한 관심이 대두되고 있는 시점에 특히 기업의 무형자산의 비중이 증가함에 따라 특허빅데이터의 활용방안에 대한 관심이 증대되고 있다. 특허 데이터는 정량적인 정보 외에 제목, 초록, 청구항 등의 비정형 텍스트와 인용 및 피인용 관계, 도면, 기술 분류 등 다양한 정보를 포함하고 있어 다양성의 측면에서도 빅데이터로 간주되어 특허 데이터에 대한 체계적인 관리에서부터 처리활용이 중요하다고 판단 된다. 이에 본 연구에서는 혁신특허전략 프레임워크의 체계적인 운영과 함께 기업의 근원적인 경쟁력 강화를 추진하여 강경쟁우위 확보를 추진하고자 특허빅데이터의 활용방안을 A사의 사례를 중심으로 제안하고, 이의 타당성을 검증하고 시사점을 제안하고자 한다. 이를 통해 특허빅데이터의 활용에 대한 인식을 제고하고, 기업의 전사전략, 사업전략, 기능전략과 연계한 특허빅테이터의 활용방안을 제시하고자 한다.

• Nuclear Engineering and Technology
• /
• 제55권4호
• /
• pp.1332-1341
• /
• 2023

Beam position measurement system can not only provide the beam position monitoring, but also be used for global orbit correction to reduce beam loss risk and maximize acceptance. The Beam Position Monitors (BPM) are installed along the synchrotron to acquire beam position with the front-end electronics and data acquisition system (DAQ). To realize high precision orbit measurement in the main heavy ion synchrotron and cooling storage ring of heavy-ion research facility in Lanzhou (HIRFL-CSRm), a series of alignment and calibration work has been implemented on the BPM and its DAQ system. This paper analyzed the tests performed in the laboratory as well as with beam based on the developed algorithms and hardware. Several filtering algorithms were designed and implemented on the acquired BPM raw data, then the beam position and resolution were calculated and analyzed. The results show that the position precision was significantly improved from more than 100 ㎛ to about 50 ㎛ by implementing the new designed filtering algorithm. According to the analyzation of the measurement results and upcoming physical requirements, further upgrade scheme for the BPM DAQ system of CSRm based on field programmable gate array (FPGA) technology was proposed and discussed.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제8권6호
• /
• pp.939-946
• /
• 2018

본 논문에서는 그래핀의 우수한 전기적 기계적 특성을 이용하여 정전기 인력에 의하여 휘어지는 그래핀이 수직 팁 게이트에 접촉 여부에 따라서 스위칭이 이루어지도록 조절할 수 있는 3단자 그래핀 NEMS 스위칭 소자에 대하여 연구하였다. 전형적인 MEMS 제작 공정을 이용하여 3단가 그래핀 NEMS 스위칭 소자 제작을 위한 공정을 설계하였고, 그 동작의 핵심 역학은 그래핀에 작용하는 정전기력과 그래핀 자체의 탄성력에 의하여 스우칭의 기계적인 동작이 설명될 수 있었다. 전기적인 동작에서는 그래핀과 핀 전극 사이의 접촉에 의한 접촉 전류와 그래핀이 전극에 접촉하지 않았음에도 그래핀과 핀 전극 사이의 강한 전기장으로 인한 방출전류가 흐를 수 있을 것으로 예상되었다. 실제 기계적인 동작에서 원자단위에서의 움직임을 분석하기 위하여 분자동력학 시뮬레이션 방법을 사용하여 수직 팁 게이트를 가지는 그래핀 기반 3단자 NEMS 스위치 동작에 관하여 연구하여, 기계적인 동작에 따라서 발생되는 다양한 현상들을 분자동력학 시뮬레이션을 통하여 연구함으로써 원자단위에서 이루어지는 다양한 역학들을 살펴보았다.

• International Journal of Computer Science & Network Security
• /
• 제23권7호
• /
• pp.49-60
• /
• 2023

The amount of data generated by electronic systems through e-commerce, social networks, and data computation has risen. However, the security of data has always been a challenge. The problem is not with the quantity of data but how to secure the data by ensuring its confidentiality and privacy. Though there are several research on cloud data security, this study proposes a security scheme with the lowest execution time. The approach employs a non-linear time complexity to achieve data confidentiality and privacy. A symmetric algorithm dubbed the Non-Deterministic Cryptographic Scheme (NCS) is proposed to address the increased execution time of existing cryptographic schemes. NCS has linear time complexity with a low and unpredicted trend of execution times. It achieves confidentiality and privacy of data on the cloud by converting the plaintext into Ciphertext with a small number of iterations thereby decreasing the execution time but with high security. The algorithm is based on Good Prime Numbers, Linear Congruential Generator (LGC), Sliding Window Algorithm (SWA), and XOR gate. For the implementation in C, thirty different execution times were performed and their average was taken. A comparative analysis of the NCS was performed against AES, DES, and RSA algorithms based on key sizes of 128kb, 256kb, and 512kb using the dataset from Kaggle. The results showed the proposed NCS execution times were lower in comparison to AES, which had better execution time than DES with RSA having the longest. Contrary, to existing knowledge that execution time is relative to data size, the results obtained from the experiment indicated otherwise for the proposed NCS algorithm. With data sizes of 128kb, 256kb, and 512kb, the execution times in milliseconds were 38, 711, and 378 respectively. This validates the NCS as a Non-Deterministic Cryptographic Algorithm. The study findings hence are in support of the argument that data size does not determine the execution.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.51-58
• /
• 2007

본 논문은 비동기식 프로세서에서 동작 상황에 따라 파이프라인 구조가 변경 가능하고 명령어 종류에 따라 병렬처리를 지원하는 적응형 파이프라인 구조를 제안하였다. 제안된 구조는 동작이 불필요한 스테이지를 건너뛰는 스테이지 스키핑(stage-skipping)과 다음 스테이지가 비어 있으면 현재 스테이지와 다음 스테이지를 하나로 통합하는 스테이지 통합(stage-combining) 기법을 지원한다. 이 기법들은 명령어 종류에 따라 서로 다른 데이터패스를 사용하는 명령어들을 병렬로 처리하여 머신 사이클을 단축시켜 프로세서의 동작 속도를 증가시킨다. 본 논문에서는 제안된 파이프라인 구조를 적용한 ARM 명령어 호환 프로세서를 설계하였다. 이 프로세서는 VHDL로 설계한 후 $0.35-{\mu}m$ CMOS 표준 셀 라이브러리를 이용하여 합성되었다. SPEC2000 벤치마크를 사용하여 성능을 평가한 결과, 타겟 프로세서는 평균 365 MIPS의 속도로 동작하여 영국 맨체스터 대학에서 개발한 비동기 프로세서인 AMULET3i에 비해 2.3배 높은 성능을 보였다. 제안된 파이프라인 기법과 프로세서 구조는 고속 비동기식 프로세서 설계에 적용 가능하다.