• 제목/요약/키워드: Reed-Solomon(RS)

검색결과 126건 처리시간 0.024초

MB-OFDM UWB 를 위한 RS 복호기 설계 (A Design of RS Decoder for MB-OFDM UWB)

  • 최성우;신철호;최상성
    • 한국전자파학회:학술대회논문집
    • /
    • 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
    • /
    • pp.131-136
    • /
    • 2005
  • UWB is the most spotlighted wireless technology that transmits data at very high rates using low power over a wide spectrum of frequency band. UWB technology makes it possible to transmit data at rate over 100Mbps within 10 meters. To preserve important header information, MB-OFDM UWB adopts Reed-Solomon(23,17) code. In receiver, RS decoder needs high speed and low latency using efficient hardware. In this paper, we suggest the architecture of RS decoder for MB-OFDM UWB. We adopts Modified-Euclidean algorithm for key equation solver block which is most complex in area. We suggest pipelined processing cell for this block and show the detailed architecture of syndrome, Chien search and Forney algorithm block. At last, we show the hardware implementation results of RS decoder for ASIC implementation.

  • PDF

다중 QoS 서비스와 시변 채널을 위한 적응형 RS 부호기의 설계 (Design of Adaptive Reed-Solomon Encoder for Multi QoS Services or Time-Varying Channels)

  • 공민한;송문규;김응배;정찬복
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
    • /
    • pp.113-116
    • /
    • 2001
  • Reed-Solomon(RS) code is the most powerful burst error correcting code. In Ois paper, the architecture for the adaptive RS encoder adaptable for multi QoS requirements or time-varying channel environments has been designed. In the adaptive RS code, the message length k and the error correction capability t are allowed to be variable so that the block length n is also variable. We proposed the architecture of the adaptive RS encoder by designing the optimal structure of Galois fields multiplier with comparison of fixed multiplier and variable multiplier. The proposed architecture is implemented in VHDL and verified with the simulation tool

  • PDF

다항식 표현을 이용한 DCME 알고리즘 설계 (Design of Degree-Computationless Modified Euclidean Algorithm using Polynomial Expression)

  • 강성진;김남용
    • 한국통신학회논문지
    • /
    • 제36권10A호
    • /
    • pp.809-815
    • /
    • 2011
  • 본 논문에서는 고속 RS(Reed-Solomon) 복호기의 KES(Key Equation Solver) 블록 구현에 ME(Modified Euclidean) 알고리즘을 효율적으로 설계할 수 있는 구조를 제안하고 구현하였다. 제안된 구조에서는 각 PE(Processing Element) 블록을 제어하기 위해 새로운 상대변수를 정의하고 다항식으로 표현함으로써, 입출력 신호가 간단해지고, 차수계산회로가 필요 없기 때문에 회로의 복잡도를 줄일 수 있다. 또한, PE 회로가 오류 정정 능력 t와 무관하기 때문에, t가 증가함에 따라 KES 블록의 하드웨어 복잡도가 선형적으로 증가하는 장점을 가진다. 제안된 구조와 기존의 구조를 비교하기 위해, RS(255,239,8) 복호기에 대한 KES 블록을 구현하고, 0.13um CMOS cell library를 이용하여 합성하였다. 실험 결과로부터, 제안된 구조를 이용하여 적은 gate count로 고속 RS 복호기 구현이 가능함을 알 수 있다.

Architecture of RS decoder for MB-OFDM UWB

  • Choi, Sung-Woo;Choi, Sang-Sung;Lee, Han-Ho
    • 한국정보기술응용학회:학술대회논문집
    • /
    • 한국정보기술응용학회 2005년도 6th 2005 International Conference on Computers, Communications and System
    • /
    • pp.195-198
    • /
    • 2005
  • UWB is the most spotlighted wireless technology that transmits data at very high rates using low power over a wide spectrum of frequency band. UWB technology makes it possible to transmit data at rate over 100Mbps within 10 meters. To preserve important header information, MBOFDM UWB adopts Reed-Solomon(23,17) code. In receiver, RS decoder needs high speed and low latency using efficient hardware. In this paper, we suggest the architecture of RS decoder for MBOFDM UWB. We adopts Modified-Euclidean algorithm for key equation solver block which is most complex in area. We suggest pipelined processing cell for this block and show the detailed architecture of syndrome, Chien search and Forney algorithm block. At last, we show the hardware implementation results of RS decoder for ASIC implementation.

  • PDF

새로운 저전력 및 저면적 리드-솔로몬 복호기 (New Low-Power and Small-Area Reed-Solomon Decoder)

  • 백재현;선우명훈
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.96-103
    • /
    • 2008
  • 본 논문에서는 새로운 저전력 및 저면적 리드-솔로몬 (Reed-Solomon) 복호기를 제안한다. 제안하는 리드-솔로몬 복호기는 새로운 단순화된 수정 유클리드 알고리즘을 사용하여 낮은 하드웨어 복잡도 및 저전력 리드-솔로몬 복호가 가능하다. 새로운 단순화된 수정 유클리드 알고리즘은 하드웨어 복잡도를 줄이기 위해서 새로운 초기 조건 및 다항식 연산 방식을 사용한다. 따라서 3t개의 기본 셀로 구성된 새로운 단순화된 수정 유클리드 구조는 기존 수정 유클리드 구조는 물론 베르캠프-메세이 구조들에 비해 가장 낮은 하드웨어 복잡도를 갖는다. $0.18{\mu}m$ 삼성 라이브러리를 사용하여 논리합성을 수행한 리드-솔로몬 복호기는 370MHz의 동작 주파수 및 2.9Gbps의 데이터 처리 속도를 갖는다. (255, 239, 8) 리드-솔로몬 코드 복호를 수행하는 단순화된 수정 유클리드 구조와 전체 리드-솔로몬 복호기의 게이트 수는 각각 20,166개와 40,136개이다. 따라서 구현한 리드-솔로몬 복호기는 기존 DCME 복호기에 비해 5%의 게이트 수 절감 효과를 갖는다.

Performance and Energy Consumption Analysis of 802.11 with FEC Codes over Wireless Sensor Networks

  • Ahn, Jong-Suk;Yoon, Jong-Hyuk;Lee, Kang-Woo
    • Journal of Communications and Networks
    • /
    • 제9권3호
    • /
    • pp.265-273
    • /
    • 2007
  • This paper expands an analytical performance model of 802.11 to accurately estimate throughput and energy demand of 802.11-based wireless sensor network (WSN) when sensor nodes employ Reed-Solomon (RS) codes, one of block forward error correction (FEC) techniques. This model evaluates these two metrics as a function of the channel bit error rate (BER) and the RS symbol size. Since the basic recovery unit of RS codes is a symbol not a bit, the symbol size affects the WSN performance even if each packet carries the same amount of FEC check bits. The larger size is more effective to recover long-lasting error bursts although it increases the computational complexity of encoding and decoding RS codes. For applying the extended model to WSNs, this paper collects traffic traces from a WSN consisting of two TIP50CM sensor nodes and measures its energy consumption for processing RS codes. Based on traces, it approximates WSN channels with Gilbert models. The computational analyses confirm that the adoption of RS codes in 802.11 significantly improves its throughput and energy efficiency of WSNs with a high BER. They also predict that the choice of an appropriate RS symbol size causes a lot of difference in throughput and power waste over short-term durations while the symbol size rarely affects the long-term average of these metrics.

Reed-Solomon/Trellis 연접 부호변조 시스템의 비트오율 해석 (An Analysis of Bit Error Probability of Reed-Solomon/Trellis concatenated Coded-Modulation System)

  • 김형락;이상곤;문상재
    • 전자공학회논문지A
    • /
    • 제31A권9호
    • /
    • pp.34-43
    • /
    • 1994
  • The unequal symbol error probability of TCM(trellis coded modulation) is analyzed and applied to the derivation of bit error probability of /RS/Trellis concatenated coded-modulation system. An upper bound of the symbol error probability of TCM concatenated with RS code is obtained by exploiting the unequal symbol error probability of TCM, and it is applied to the derivation of the upper bound of the bit error probability of the RS/Trellis concatenated coded-modulation system. Our upper bounds of the concatenated codes are tighter than the earlier established other upper bounds.

  • PDF

나카가미 페이딩 채널에서 M-ary FSK 변조된 리드솔로몬 부호화의 성능분석 (Performance Analysis of Reed-Solomon Coded M-ary FSK Modulation in Nakagami Fading Channels)

  • 강희조
    • 한국정보통신학회논문지
    • /
    • 제10권7호
    • /
    • pp.1202-1207
    • /
    • 2006
  • 본 논문에서는 낮은 전력과 낮은 데이터 율의 M-ary FSK 시스템의 응용하고 성능 개선에 관해서 분석한다. 제안 시스템에서는 최대비 합성 다이버시티, 부호화와 비 부호화 일 때 가우시안 잡음, m=2, m=3, 레일리, 반가우신안 페이딩 채널에서 리드솔로몬 부호화를 이용하여 최적의 변조 값을 구하였다 . 시뮬레이션 분석 결과로부터 슬로우 페이딩 모델에 응용이 적당함과 웅용시스템에 유용함을 확인하였다.

나눗셈회로가 필요없는 치엔머신의 최적설계 (Optimizing the Chien Search Machine without using Divider)

  • 안형근
    • 대한전자공학회논문지TC
    • /
    • 제49권5호
    • /
    • pp.15-20
    • /
    • 2012
  • 본논문을 통해, 리드솔로몬 복호기에서 매우 복잡한 나누기회로를 사용않고, 오류위치를 찾아내는 치엔기기의 최적설계기법을 제시했다. 최적화는 매우 간단한 제곱/4제곱회로를 사용하고, 병렬처리를 통해 가능했다. 이법은 현대 디지털 통신및/가전기기 대부분에 응용되질수 있다.

Berlekamp 알고리즘을 이용한 Reed-Solomon 복호기의 VLSI 구조에 관한 연구 (A Study on a VLSI Architecture for Reed-Solomon Decoder Based on the Berlekamp Algorithm)

  • 김용환;정영모;이상욱
    • 전자공학회논문지B
    • /
    • 제30B권11호
    • /
    • pp.17-26
    • /
    • 1993
  • In this paper, a VlSI architecture for Reed-Solomon (RS) decoder based on the Berlekamp algorithm is proposed. The proposed decoder provided both erasure and error correcting capability. In order to reduc the chip area, we reformulate the Berlekamp algorithm. The proposed algorithm possesses a recursive structure so that the number of cells for computing the errata locator polynomial can be reduced. Moreover, in our approach, only one finite field multiplication per clock cycle is required for implementation, provided an improvement in the decoding speed, and the overall architecture features parallel and pipelined structure, making a real time decoding possible. From the performance evaluation, it is concluded that the proposed VLSI architecture is more efficient in terms of VLSI implementation than the rcursive architecture based on the Euclid algorithm.

  • PDF