• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3212-3214
• /
• 1999

RS(Reed-Solomon)부호는 오류 정정을 위한 채널 코딩기법중의 하나로 특히 연집 오류에 대해 강한 특성을 갖고 있으며, CD-P(Compact Disc Player), DAT(Digital Audio Tape). VTR, DVD(Digital Video Disc), 디지탈 TV 디코더등에서 사용되고 있다. 본 논문은 Galois Field, GF[$2^8$]상에서 (204. 188. 8)의 규격을 갖는 디지탈 TV용 RS 복호기의 구현에 관한 연구로 8개의 심볼 오류까지 정정 가능하다. 오증 계산은 16개의 오증 계산셀로 구성되어 지며, 오류 위치 다항식을 계산하는데 있어서는 Berlekamp-Massey 알고리즘을 사용한다. VHDL로 설계되어 Synopsys를 이용하여 검증 및 합성하였다.

• ETRI Journal
• /
• 제38권4호
• /
• pp.612-621
• /
• 2016

A new time-domain decoder for Reed-Solomon (RS) codes is proposed. Because this decoder can correct both errors and erasures without computing the erasure locator, errata locator, or errata evaluator polynomials, the computational complexity can be substantially reduced. Herein, to demonstrate this benefit, complexity comparisons between the proposed decoder and the Truong-Jeng-Hung and Lin-Costello decoders are presented. These comparisons show that the proposed decoder consistently has lower computational requirements when correcting all combinations of ${\nu}$ errors and ${\mu}$ erasures than both of the related decoders under the condition of $2{\nu}+{\mu}{\leq}d_{\min}-1$, where $d_{min}$ denotes the minimum distance of the RS code. Finally, the (255, 223) and (63, 39) RS codes are used as examples for complexity comparisons under the upper bounded condition of min $2{\nu}+{\mu}=d_{\min}-1$. To decode the two RS codes, the new decoder can save about 40% additions and multiplications when min ${\mu}=d_{min}-1$ as compared with the two related decoders. Furthermore, it can also save 50% of the required inverses for min $0{\leq}{\mu}{\leq}d_{\min}-1$.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권3호
• /
• pp.193-202
• /
• 2010

This paper presents a high-speed low-complexity pipelined Reed-Solomon (RS) (255,239) decoder using pipelined reformulated inversionless Berlekamp-Massey (pRiBM) algorithm and its folded version (PF-RiBM). Also, this paper offers efficient pipelining and folding technique of the RS decoders. This architecture uses pipelined Galois-Field (GF) multipliers in the syndrome computation block, key equation solver (KES) block, Forney block, Chien search block and error correction block to enhance the clock frequency. A high-speed pipelined RS decoder based on the pRiBM algorithm and its folded version have been designed and implemented with 90-nm CMOS technology in a supply voltage of 1.1 V. The proposed RS(255,239) decoder operates at a clock frequency of 700 MHz using the pRiBM architecture and also operates at a clock frequency of 750 MHz using the PF-RiBM, respectively. The proposed architectures feature high clock frequency and low-complexity.

• 한국통신학회논문지
• /
• 제40권8호
• /
• pp.1477-1484
• /
• 2015

본 논문에서는 효율적인 데이터 전송을 위해 Reed-Solomon(RS) 부호를 활용하여 암호화된 이미지에 정보를 전송하는 새로운 가역적 데이터 은닉 기술을 제안한다. 암호화된 이미지로부터 데이터의 복구 시 발생하는 오류를 줄이기 위해 메시지를 RS 부호의 부호어를 생성 후 데이터 은닉키를 활용하여 암호화된 이미지에 반영한다. 수신자는 부호어가 포함된 암호화 이미지를 수신하고 먼저 암호화된 이미지를 암호화에 따라 이미지를 해독하고, 공간 상간관계를 이용하여 데이터를 추출한다. 이 추출한 데이터로부터 RS 부호의 정보를 계산하여 RS 복호기를 통해 메시지를 추정한다. 두 개 이미지와 RS 부호에 대한 모의실험 결과는 제안한 구조의 성능이 비트 오류 비율 측면에서 성능 향상을 보여준다.

• 한국통신학회논문지
• /
• 제25권5B호
• /
• pp.966-973
• /
• 2000

본 논문에서는 회로크기와 계산시간에서 효율적인 Reed-Solomon(RS) 복호기의 새로운 구조를 제안한다. 제안한 구조는 다음과 같이 두 가지 특징을 가진다. 첫째, 두 개의 유클리드 셀을 순환구조로 하였으며, 이는 유클리드 블록을 완전 파이프라인으로 설계하는 경우에 비해 회로의 크기가 1/8정도로 감소되었다. 둘째, 2개의 순환구조 유클리드 블록은 기준주파수의 2배로 동작할 수 있어 연산시간이 감소되었다. 본 논문에서는 C언어와 Matlab을 이용하역 각각의 알고리즘을 검증하고, VHDL로 설계하여 FPGA로 동작을 검증한다.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1495-1507
• /
• 1993

본 논문에서 마이크로프로그램 제어방식을 이용하여 CDP(Compact Disc Player)에서 사용되는 RS 부호(Reed-Solomon code)의 복호기를 설계하였다. 사용한 복호방법은 Newton 항등식들로 부터 얻어진 연립방정식들을 이용하여 오류위치다항식의 계수들을 구하고, C2(외부호)복호에서의 소실데이타 개수를 확인한다. 또한 C2복호에서 소실데이타 값들을 C1(내부호)복호 결과와 신드롬들을 이용하여 구한다. 이와 같은 복호방법을 이용하여 4개의 소실정정까지 할 수 있도록 해서 오류정정능력을 높였다. 설계한 복호기는 오류정정에 필요한 GF(28)상에서 연산을 수행할 수 있는 복호연산기와 프로그램 ROM을 가지고있는 복호제어기 띤 마이크로명령어(microinstruction)들로 구성된다. 마이크로명령어들을 이용하여 RS부호의 복호 알고리즘을 프로그램할 수 있으며, 성능향상이나 다른 용도에 사용하기 위해서는 프로그램 ROM만 바꾸면 가능하므로 간편하다. 본 논문에서 설계한 복호기는 Verilog HDL의 Logic Level Modeling을 이용하여 구현했으며, 설계된 복호기에서 각 마이크로명명령어들은 14비트(=1 word)이고, 프로그램 ROM의 크기는 360 word이다. 또한 C1과 C2를 모두 복호하는데 걸리는 최대시간은 424 clock-cycle이다.

• 한국통신학회논문지
• /
• 제36권11C호
• /
• pp.649-654
• /
• 2011

본 논문에선 리드 솔로몬 복호기의 오류갯수를 판별하는 마이크로콘트롤러의 새로운 설계법을 제시한다. 본 설계법을 통해 기존보다 빠르고 훨씬 회로량이 줄어든 최적화된 오류갯수 판별기용 산술논리연산장치회로를 설계할 수 있었다. 이 리드솔로몬 복호기는 거의 모든 디지털 통신 및 가전기기의 데이터 보존기기의 보호장치로 사용되어질 수 있다. 여기서는 제곱계산회로의 최소화가 가능해 병렬처리를 통해 오류갯수 판별기의 최적화를 이룰 수 있었다.

• 한국통신학회논문지
• /
• 제36권1C호
• /
• pp.8-13
• /
• 2011

본 논문에선 리드 솔로몬 복호기의 2개의 8빗트 심볼 오류정정회로의 에러위치추척기에 대한 새로운 설계법을 제시한다. 본 설계법을 통해 기존보다 빠르고 훨씬 회로량이 줄어든 적화된 2개의 8 빗트심볼 오류위치 축적기를 설계할 수 있었다. 이 리드솔로몬 복호기는 거의 모든 디지털 통신 및 가전기기의 데이터 보존장치로 사용되질 수 있다. 특히 8빗트 동작을 4빗트 동작으로 분화시켜 북호기의 최적화를 이뤘다.

• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.306-312
• /
• 2000

본 논문에서는 소형 RS(Reed-Solomon) 디코우더의 효율적인 하드웨어 아키텍처를 제안하였다. 전체 아키텍쳐는 3단 파이프라인 구조를 택하였으며, 디코우딩 연산시, 에러위치다항식은 BMA(Berlekamp-Massey algortihm)에 의한 fast-iteration 방식으로 구하였으며, 계산의 복잡성이 요구도는 신드롬연산 부분은 ROM 테이블을 이용해서 병렬로 수행하고, 에러위치 다항식을 근을 구하는 부분은 Chein search 알고리즘을 응용한 방법을 ROM을 채택하여 계산하였다. 제안된 디코우더로 3심볼 랜덤에러정정을 수행하며, 시스템클록 25MHz를 사용하여 124Mbps의 디코우딩 데이터율을 가짐을 확인할 수 있었다.

• 한국항해항만학회지
• /
• 제28권1호
• /
• pp.23-29
• /
• 2004

본 논문은 EUROFIX 시스템에 적용하기 위한 Reed-Solomon 코딩에 대해서 다룬다. EUROFIX는 최근에 위성시스템의 비상수단으로서 인식되는 LORAN-C 시스템을 이용하여 DGNSS(Differential Global Navigation Satellite Systems) 정보를 전송하는 통합위치결정 시스템으로서, LORAN-C 신호 펄스열들의 펄스 위치 변조에 의한 LORAN-C 전송을 통해서 데이터 통신을 한다. 또한 통신 시스템에서 처리되는 광대한 양의 데이터에 대한 오류론 제어하기 위한 수단으로 오류 정정 부호나 정정 알고리즘이 대두되었으며, 실제로 중요한 적용요소가 되고 있다. 이에 따라 본 논문에서는 EUROFIX 정보전송의 부호화과정에서의 오류정정을 위해서 유한체 푸리에 변환을 이용한 Reed-Solomon 코드의 부호화 및 복호화에 대해서 연구하였다. 시뮬레이션을 통해서, EUROFIX 정보전송의 오류정정에 효과적인 것을 알 수 있었다.