• 대한전자공학회논문지SP
• /
• 제48권3호
• /
• pp.106-111
• /
• 2011

본 논문은 H.264나 MPEG4등, 다양한 영상압축 코덱을 지원할 수 있는 ME ASIP의 전용 IME 명령어와 재구성 가능한 하드웨어 구조를 제안한다. 제안하는 전용의 명령어와 하드웨어 가속기는 HD급의 고화질 영상을 지원할 수 있는 성능을 가지고 있다. 제안하는 IME명령어는 다수의 병렬 연산과 패턴 정보를 이용한 연산기 제어를 통하여 전역탐색을 비롯한 각종 고속 탐색 알고리즘을 지원한다. 제안한 하드웨어 구조는 256개의 Processor Elements로 구성되어 있는 Processor Element Group (PEG) 하나당 77,860 게이트를 가진다. 16개의 PEG로 구성된 ASIP은 160MHz의 동작 주파수를 가지고 있으며, HD급 1080p의 해상도를 가지는 영상을 실시간으로 동작 시킬 수 있다.

• 한국정밀공학회지
• /
• 제28권3호
• /
• pp.339-348
• /
• 2011

Reconfigurable manufacturing system (RMS), alternatively called changeable manufacturing, is a new manufacturing paradigm designed for rapid change in hardware and software components in order to quickly adjust production capacity and functionality in response to sudden changes in market or in regulatory requirements. Although there has been much progress in hardware components during the last decade, not much work has been done on operational issues of RMS. As one of starting studies on the operational issues, we suggest a framework for the system setup and scheduling problems to cope with the reconfigurability of RMS. System setup, which includes batching, part grouping, and loading, are concerned with the pre-arrangement of parts and tools before the system begins to process, and scheduling is the problem of allocating manufacturing resources over time to perform the operations specified by system setup. The framework consists of 8 scenarios classified by three major factors: order arrival process, part selection process, and tool magazine capacity. Each of the scenarios is explained with its subproblems and their interrelationships.

• 전자공학회논문지CI
• /
• 제45권1호
• /
• pp.55-61
• /
• 2008

실시간 삼차원 영상은 충돌 방지를 위한 수동 시스템을 포함하는 다양한 응용 분야에 활용될 수 있으며, 기존 능동 시스템에 대한 훌륭한 대안으로서 잡음이 많은 복잡한 환경에서 외부의 영향을 최소화 할 수 있는 장점이 있다. 본 논문에서는 하드웨어 자원 사용량에 주목하여 실시간 삼차원 영상을 위한 스테레오 비전 시스템의 최적화에 관한 연구를 진행하였다. SAD 알고리즘은 규칙적인 구조, 선형적인 데이터 흐름과 풍부한 병렬성을 가지므로 재구성 가능한 하드웨어에서 구현하기 위한 좋은 조건을 가지고 있다. HDL을 이용하여 SAD 정합연산기를 설계하고 하드웨어 자원 사용량과 성능을 확인하기 위해서 Xilinx를 사용하여 합성하였다. 실험을 통하여, 초당 30프레임을 실시간으로 처리할 수 있는 충분한 처리 속도를 가지고 있으며, 적은 자원은 사용하면서 높은 정합율을 보이는 SAD 정합연산기를 설계하였음을 확인하였다.

• 방송공학회논문지
• /
• 제20권5호
• /
• pp.774-777
• /
• 2015

본 논문에서는 8K(7680x4320) UHD(Ultra High Definition) TV에서의 화질 향상을 위한 영상신호 처리용 프로그래머블 비디오 프로세싱 플랫폼을 세계 최초로 제안하였다. 8K 영상을 초당 60 프레임으로 처리하기 위해서는 고성능 컴퓨팅 능력과 대용량의 메모리 대역폭이 지원되어야 한다. 제안한 아키텍처에서는 입력 영상의 병렬처리를 위한 멀티 클러스터 구조, 클러스터 간이 데이터 파이프라이닝을 위한 링 데이터 패스 구조 및 필터링 연산을 위한 하드웨어 가속기로 구성되었다. 재구성형 프로세서(Reconfigurable Processor) 기반의 제안된 플랫폼은 다양한 화질향상 알고리즘을 구동할 수 있으며, UHD 방송 표준 및 디스플레이 패널 변동성에 알고리즘의 업데이트만으로 대응이 가능한 큰 장점을 갖고 있다.

• 방송공학회논문지
• /
• 제20권6호
• /
• pp.963-966
• /
• 2015

본 논문에서는 최신 압축 표준인 HEVC(High Efficiency Video Coding)를 포함한 다양한 비디오 압축 표준을 처리할 수 있는 프로그래머블 멀티 포맷 복호기(Multi-Format video Decoder: MFD)를 제안한다. 제안한 MFD는 DTV(Digital Tele-Vision) SoC(System on Chip)에 필요한 고사양의 FHD(Full High Definition) 비디오 복호기를 목표로 하였다. 다양한 동영상 압축 표준과 방대한 연산 능력을 지원하기 위하여 제안된 플랫폼에서는 재구성형 프로세서(reconfigurable processor)와 하드웨어 가속기의 하이브리드 구조를 사용하였다. 실험결과 HEVC로 압축된 초당 30장의 FHD 영상을 300MHz에서 디코딩 가능함을 확인하였다.

• 소성∙가공
• /
• 제25권3호
• /
• pp.161-168
• /
• 2016

Sheet metals are often required to be formed into three dimensional curved shapes for use as skin structures. As a result various sheet metal forming methods, such as press die forming, stretch forming, and line heating have been used over the years in industrial production lines. Although they are extensively used in industry, these methods are not suitable for small quantity batch productions. Studies have been conducted to improve or replace these methods with plausible flexible forming technologies. As a part of these studies, we developed a new and more efficient forming device named flexibly-reconfigurable roll forming (FRRF). The current study presents the process development and experimental verification for the applicability of this device. To improve the efficiency of the FRRF apparatus, several hardware components were invented and a suitable operating program was developed using MFC of visual C++. The ways to make the FRRF apparatus fully functional are also described. Sheet metal was formed into three dimensional shapes using the FRRF apparatus and the final products are presented as evidence for the applicability of the developed device.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제5권8호
• /
• pp.1368-1387
• /
• 2011

In recent years, ubiquitous and pervasive scenarios have emerged as a complex ecosystem where differentiated software/hardware components interoperate wirelessly and seamlessly. The goal is to enable users to continuously access services and contents, and to always get the best out of their current environment and available resources. In such dynamic and flexible scenarios, the need emerges for flexible and general solutions for continuous runtime self-reconfiguration and self-optimization of ubiquitous support software systems. This paper proposes a fully reconfigurable middleware approach that aims at reconfiguring complex software systems made up of heterogeneous off-the-shelf components from both functional and non-functional perspectives. Our middleware can also extend already existing and non-reconfigurable middleware/applications in an easy and flexible way, with no need to re-design them. The proposed design principles have been practically applied to the implementation of a runtime self-reconfigurable middleware called Off-The-Shelf Ready To Go (OTS-RTG), implemented on top of iPOJO. The reported experimental results both exhibit a limited overhead and show the wide applicability of the proposed solution to many application scenarios, including complex, industrial, Enterprise Service Bus-based ones.

• 인터넷정보학회논문지
• /
• 제7권2호
• /
• pp.121-136
• /
• 2006

재구성(reconfiguration) 기능을 갖춘 SDR(Software Defined Radio) 시스템이 가져야할 소프트웨어 아키텍처와 컴포넌트들 사이에 필요한 프로토콜에 대한 분석을 수행하고 기능 구현을 위한 시스템 설계 내용을 제시한다. 이를 위해 SDR의 기술동향을 분석하고, SDR 시스템을 구축하기 위한 모델을 임베디드 시스템 (Imbedded System)에 입각하여 설계하였다. SDR 시스템 아키텍처는 하드웨어, 운영체제, 미들웨어, 서비스 객체, 응용 계층으로 이루어지는 5계층 구조를 제시한다. SDR 시스템은 리눅스 운영체제 기반에서 구축하였으며, SDR의 주요 특징인 확장성 (scalability)과 재구성 기능이 상호보완적이 되도록 하였다. 5계층 구조에서 SDR의 핵심 기능인 소프트웨어 다운로드 (Software Download) 기능을 구현하기 위한 프로토콜 및 객체의 상태천이도를 수용하는 소프트웨어 설계 내용을 제시한다.

• ETRI Journal
• /
• 제45권1호
• /
• pp.28-44
• /
• 2023

We propose short packet communication in an underlay cognitive radio network assisted by an intelligent reflecting surface (IRS) composed of multiple reconfigurable reflectors. This scheme, called the IRS protocol, operates in only one time slot (TS) using the IRS. The IRS adjusts its phases to give zero received cumulative phase at the secondary destination, thereby enhancing the end-to-end signal-to-noise ratio. The transmitting power of the secondary source is optimized to simultaneously satisfy the multi-interference constraints, hardware limitations, and performance improvement. Simulation and analysis results of the average block error rates (BLERs) show that the performance can be enhanced by installing more reconfigurable reflectors, increasing the blocklength, lowering the number of required primary receivers, or sending fewer information bits. Moreover, the proposed IRS protocol always outperforms underlay relaying protocols using two TSs for data transmission, and achieves the best average BLER at identical transmission distances between the secondary source and secondary destination. The theoretical analyses are confirmed by Monte Carlo simulations.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.663-664
• /
• 2006

This paper presents a reconfigurable digital signal processing(rDSP) architecture that is effective for implementing adaptive digital signal processing in the applications of smart health care system. This rDSP architecture employs an evolution capability of FIR filters using genetic algorithm. Parallel genetic algorithm based rDSP architecture evolves FIR filters to explore optimal configuration of filter combination, associated parameters, and structure of feature space adaptively to noisy environments for an adaptive signal processing. The proposed DSP architecture is implemented using Xilinx Virtex4 FPGA device and SMIC 0.18um CMOS Technology.