• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.358-359
• /
• 2012

최근 분극 특성이 상이한 무분극 GaN 에피성장에 관한 심도 있는 연구와 함께 전자-전공 캐리어의 주입 및 캐리어의 거동, 방출되는 편광 특성 및 다양한 물리적 특성들에 대해 보고되고 있으며, 광학적 특성 및 물리적 특성의 확보를 위한 많은 연구가 활발히 진행 중이다 [1]. GaN의 ohmic 접촉(ohmic contact)의 형성은 발광 다이오드(light emitting diode), 레이저 다이오드(Laser), 태양전지(solar cell)와 같은 고신뢰도, 고효율 광전자 소자를 제조하기 위해서는 매우 중요하다 [2]. 그러나 이와 함께 병행 되어야 할 무분극 p-GaN 의 ohmic contact에 관한 연구는 많이 이루어지고 있지 않는 실정이다. 따라서 본 논문에서는 r-plane 사파이어 기판 상에 성장된 p-GaN에서의 ohmic 접촉 형성 연구를 위하여 Ni/Au ohmic 전극의 접촉저항 특성을 연구하였다. 본 실험에서는 성장된 a-plane GaN의 Hole농도가 $3.09{\times}1017cm3$ 인 시편을 사용하였다. E-beam evaporation 장비를 이용하여 Ni/Au를 각각 20 nm 그리고80 nm 증착 하였으며 비접촉저항을 측정하기 위해 Circle-Transfer Length Method (C-TLM) 패턴을 사용하였다. 샘플은 RTA (Rapid Thermal Annealing)를 사용하여 $300^{\circ}C$에서 $700^{\circ}C$까지 온도를 변화시키며 전기적 특성을 비교하여 그림 1(a) 나타내었다. 그림에서 알 수 있듯이 $400^{\circ}C$에서 가장 낮은 비접촉저항 값인 $6.95{\times}10-3{\Omega}cm2$를 얻을 수 있음을 발견하였다. 이 때의 I-V curve 도 그림1(b)에 나타낸 바와 같이 열처리에 의해 크게 향상됨을 알 수 있다. 그러나, $500^{\circ}C$ 이상 온도를 증가시키면 다시 비접촉 저항이 증가하는 것을 관찰하였다. XRD (x-Ray Diffraction) 분석을 통하여 $400^{\circ}C$ 이상열처리 온도가 증가하면 금속 표면에 $NiO_2$가 형성되며, 이에 따라 오믹특성이 저하 된다고 사료된다. 또한 $Ni_3N$의 존재를 확인 하였으며 이는 nonpolar surface의 특성으로 인해 nitrogen out diffusion 현상이 동시에 발생하여 계면에는 dopant로 작용하는 질소 공공을 남기고 표면에 $Ni_3N$을 형성하여 ohmic contact의 특성이 저하되기 때문인 것으로 사료된다.

• 한국산학기술학회논문지
• /
• 제8권1호
• /
• pp.25-32
• /
• 2007

코발트 니켈 합금형 실리사이드 공정에서 단결정실리콘과 다결정실리콘 기판에 자연산화막이 있는 경우 나노급 두께의 코발트 니켈 합금 금속을 증착하고 실리사이드화하는 경우의 반응 안정성을 확인하였다. 4인치 P-type(100)Si 기판 전면에 poly silicon을 입힌 기판과 single silicon 상태의 두 종류 기판을 준비하고 두께 4 nm의 자연산화막이 있는 상태에서 10 nm 코발트 니켈 합금을 니켈의 상대조성을 $10{\sim}90%$로 달리하며 열증착하였다. 통상의 600, 700, 800, 900, 1000, $1100^{\circ}C$ 각 온도에서 실리사이드화 열처리를 시행 후 잔류 합금층을 제거하고, XRD(X-ray diffraction)및 FE-SEM(Field emission scanning electron microscopy), AES(Auger electron spectroscopy)를 사용하여 실리사이드가 생겼는지 확인하였다. 마이크로라만 분석기로 실리사이드 반응시의 실리콘 층의 잔류 스트레스도 확인하였다. 자연산화막이 존재하는 경우 실리사이드 반응이 진행되지 않았고, 폴리실리콘 기판과 고온에서는 금속과 산화층의 반응잔류물이 생성되었다. 단결정 기판의 고온열처리에서는 실리사이드 반응이 없더라도 핀홀이 발생할 수 있는 정도의 열스트레스가 존재하였다. 코발트 니켈 복합실리사이드 공정에서는 자연산화막을 제거하는 공정이 필수적이었다.

• 한국결정성장학회지
• /
• 제19권2호
• /
• pp.70-74
• /
• 2009

Sol-gel 법으로 제조한 $Pb(Sc_{1/2}Nb_{1/2})O_3$(이하 PSN) sol을 이용하여 스핀 코팅법으로 Pt(111)/Ti/$SiO_2$/Si 기판위에 제조한 박막의 제조 공정에 따른 영향을 연구하였다. Pt 기판위에 PSN sol을 증착, 건조한 후에 $370^{\circ}C$에서 5분간 열처리를 행한 후 $10^{\circ}C/sec$의 급속 가열로 $600{\sim}700^{\circ}C$에서 최종 열처리한 경우에 박막은 (111)면으로 우선 배향하는 것으로 나타났다. 그러나 중간 열처리를 거치지 않고, 급속가열에 의한 최종 열처리만을 행한 경우에는 (100)면으로 우선 배향하는 것으로 나타났다. 한편, 중간 열처리 후 $4^{\circ}C/min$의 승온속도로 관상로에서 최종 열처리를 행한 경우에는 (111)면과 (100)면이 동시에 나타나는 것으로 나타났다. 동일한 조건하에서 박막의 두께는 모두 300로 중간 열처리 공정이 어떠한 영향도 미치지 않는 것으로 나타났다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.162-162
• /
• 1999

초고주파 집적회로의 핵심소자로 각광을 받고 있는 GaAs MESFET(MEtal-emiconductor)은 게이트 형성 공정이 가장 중요하며, WNx 내화금속을 이용한 planar 게이트 구조의 경우 임계전압(Vth:threshold voltage)의 균일도가 우수할 뿐만 아니라 특히 Side-wall을 이용한 self-align 게이트는 소오스 저항을 줄일 수 있어 고성능의 소자 제작을 가능하게 한다.(1) 본 연구의 핵심이 되는 Side-wall을 형성하기 위하여 PECVD법에 의한 SiOx 박막을 증착하고, 건식식각법을 이용하여 SiOx side-wall을 형성하였다. 이 공정을 이용하여 소오스 저항이 낮고 임계전압의 균일도가 우수한 고성능의 self-aligned gate MESFET을 제작하였다. 3inch GaAs 기판상에 이온주입법에 의한 채널 형성, d.c. 스퍼터링법에 의한 WNx 증착, PECVD법에 의한 SiOx 증착, MERIE(Magnetic Enhanced Reactive Ion Etcing)에 의한 Side-wall 형성, LDD(Lightly Doped Drain)와 N+ 이온주입, 그리고 RTA(Rapid Thermal Annealing)를 사용하여 활성화 공정을 수행하였다. 채널은 40keV, 4312/cm2로, LDD는 50keV, 8e12/cm2로 이온주입하였고, 4000A의 SiOx를 증착한 후 2500A의 Side-wall을 형성하였다. 옴익 접촉은 AuGe/Ni/Au 합금을 이용하였고, 소자의 최종 Passivation은 SiNx 박막을 이용하였다. 제작된 소자의 전기적 특성은 hp4145B parameter analyzer를 이용한 전압-전류 측정을 통하여 평가하였다. Side-wall 형성은 0.3$\mu\textrm{m}$ 이상의 패턴크기에서 수직으로 잘 형성되었고, 본 연궁에서는 게이트 길이가 0.5$\mu\textrm{m}$인 MESFET을 제작하였다. d.c. 특성 측정 결과 Vds=2.0V에서 임계전압은 -0.78V, 트랜스컨덕턴스는 354mS/mm, 그리고 포화전류는 171mA/mm로 평가되었다. 특히 본 연구에서 개발된 트랜지스터의 게이트 전압 변화에 따른 균일한 트랜스 컨덕턴스의 특성은 RF 소자로 사용할 때 마이크로 웨이브의 왜곡특성을 없애주기 때문에 균일한 신호의 전달을 가능하게 한다. 0.5$\mu\textrm{m}$$\times$100$\mu\textrm{m}$ 게이트 MESFET을 이용한 S-parameter 측정과 Curve fitting 으로부터 차단주파수 fT는 40GHz 이상으로 평가되었고, 특히 균일한 트랜스컨덕턴스의 경향과 함께 차단주파수 역시 게이트 바이어스, 즉 소오스-드레스인 전류의 변화에 따라 균일한 값을 보였다. 본 연구에서 개발된 Side-wall 공정은 게이트 길이가 0.3$\mu\textrm{m}$까지 작은 경우에도 사용가능하며, WNx self-align gate MEESFET은 낮은 소오스저항, 균일한 임계전압 특성, 그리고 높고 균일한 트랜스 컨덕턴스 특성으로 HHP(Hend-Held Phone) 및 PCS(Personal communication System)와 같은 이동 통신용 단말기의 MMICs(Monolithic Microwave Integrates Circuits)의 제작에 활용될 것으로 기대된다.

• 센서학회지
• /
• 제11권1호
• /
• pp.48-53
• /
• 2002

강유전 물질인 $Pb_{0.99}[(Zr_{0.6}Sn_{0.4})_{1-x}Ti_x]_{0.98}Nb_{0.02}O_3$(PNZST) 박막을 10 mole%의 과잉 PbO가 첨가된 타겟을 이용하여 $La_{0.5}Sr_{0.5}CoO_3$(LSCO)/Pt/Ti/$SiO_2$/Si 기판상에 RF 마그네트론 스퍼터링 방법으로 증착하였다. Ti의 조성비를 변화시키면서 증착된 박막에 대하여 그 결정성과 전기적 특성을 조사하였다. 80 W의 RF 전력, $500^{\circ}C$의 기판온도에서 증착한 후, $650^{\circ}C$, 공기중에서 10초 동안 급속 열처리된 박막이 가장 우수한 페로브스카이트상으로 결정화되었다. 또한. Ti의 조성비가 10 mole%를 가지는 PNZST이 가장 우수한 결정성과 강유전 특성을 나타내었다. 이러한 박막으로 제작된 PNZST 커패시터는 약 $20\;{\mu}C/cm^2$정도의 잔류분극과 약 50 kV/cm 정도의 항전계를 나타내었으며, $2.2{\times}10^9$의 스위칭 후에도 잔류분극의 감소는 10% 미만이었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.128-128
• /
• 2010

중적외선 영역은 장애물에 의해서 파장의 흡수가 거의 일어나지 않기 때문에 적외선 소자에서 널리 이용되고 있다. 현재 대부분의 중적외선 소자에는 HgCdTe (MCT)가 사용되고 있지만, 3성분계 화합물이 가지는 여러 문제를 가지고 있다. 반면에, 2성분계 화합물인 인듐안티모나이드 (InSb)는 중적외선 영역 ($3-5\;{\mu}m$) 파장 대에서 HgCdTe와 대등한 소자 특성을 나타냄과 동시에 낮은 기판 가격, 소자 제작의 용이성, 그리고 야전과 우주 공간에서 소자 동작의 안정성 때문에 HgCdTe를 대체할 물질로 주목을 받고 있다. InSb는 미국과 이스라엘과 같은 일부 선진국을 중심으로 연구가 되었지만, 국방 분야의 중요한 소자로 인식되었기 때문에 소자 제작에 관한 기술적인 내용은 국내에 많이 알려지지 않은 상태이다. 따라서 본 연구에서는 InSb 소자 제작의 기초연구로 절연막과 pn 접합 형성에 대한 연구를 수행하였다. 절연막의 특성을 알아보기 위해, InSb 기판위에 $SiO_2$와 $Si_3N_4$를 PECVD (Plasma Enhanced Chemical Vapor Deposition)로 증착을 하였다. 절연막의 계면 트랩 밀도는 77K에서 C-V (Capacitance-Voltage) 분석을 통하여 계산하였으며, Terman method 방법을 이용하였다.[1] $SiO_2$는 $120-200^{\circ}C$의 온도 영역에서 계면 트랩 밀도가 $4-5\;{\times}\;10^{11}cm^{-2}$범위를 가진 반면, $240^{\circ}C$의 경우 계면 트랩 밀도가 $21\;{\times}\;10^{11}cm^{-2}$로 크게 증가하였다. $Si_3N_4$는 $SiO_2$ 절연막에 비해서 3배 정도의 높은 계면 트랩 밀도 값을 나타내었으며. Remote PECVD 장비를 이용하여 $Si_3N_4$ 절연막에 관한 연구를 추가적으로 진행하여 $7-9\;{\times}\;10^{11}cm^{-2}$ 정도의 계면 트랩 밀도 값을 구할 수가 있었다. 따라서 InSb에 대한 절연막은 $200^{\circ}C$ 이하에서 증착된 $SiO_2$와 Remote PECVD로 증착 된 $Si_3N_4$가 적합하다고 할 수 있다. 절연막 연구와 더불어 InSb 소자의 pn 접합 연구를 진행하였다. n-InSb (100) 기판 ($n\;=\;0.2-0.85\;{\times}\;10^{15}cm^{-3}$ @77K)에 $Be^+$이온 주입하여 p층을 형성하여 제작 되었으며, 열처리 조건에 따른 소자의 특성을 관찰 하였다. $450^{\circ}C$에서 30초 동안 RTA (Rapid Thermal Annealing)공정을 진행한 샘플은 -0.1 V에서 $50\;{\mu}A$의 높은 암전류가 관찰되었으며, 열처리 조건을 60, 120, 180초로 변화하면서 소자의 특성 변화를 관찰하였다.

• 한국진공학회지
• /
• 제17권6호
• /
• pp.528-537
• /
• 2008

ICP-CVD를 사용하여 수소화된 비정질 실리콘(a-Si:H)을 60 nm 또는 20 nm 두께로 성막 시키고, 그 위에 전자총증착장치(e-beam evaporator)를 이용하여 30 nm Ni 증착 후, 최종적으로 30 nm Ni/(60 또는 20 nm a-Si:H)/200 nm $SiO_2$/single-Si 구조의 시편을 만들고 $200{\sim}500^{\circ}C$ 사이에서 $50^{\circ}C$간격으로 40초간 진공열처리를 실시하여 실리사이드화 처리하였다. 완성된 니켈실리사이드의 처리온도에 따른 면저항값, 상구조, 미세구조, 표면조도 변화를 각각 사점면저항측정기, HRXRD, FE-SEM과 TEM, SPM을 활용하여 확인하였다. 60 nm a-Si:H 기판 위에 생성된 니켈실리사이드는 $400^{\circ}C$이후부터 저온공정이 가능한 면저항값을 보였다. 반면 20 nm a-Si:H 기판 위에 생성된 니켈실리사이드는 $300^{\circ}C$이후부터 저온공정이 가능한 면저항값을 보였다. HRXRD 결과 60 nm 와 20 nm a-Si:H 기판 위에 생성된 니켈실리사이드는 열처리온도에 따라서 동일한 상변화를 보였다. FE-SEM과 TEM 관찰결과, 60 nm a-Si:H 기판 위에 생성된 니켈실리사이드는 저온에서 고저항의 미반응 실리콘이 잔류하고 60 nm 두께의 니켈실리사이드를 가지는 미세구조를 보였다. 20 nm a-Si:H 기판위에 형성되는 니켈실리사이드는 20 nm 두께의 균일한 결정질 실리사이드가 생성됨을 확인하였다. SPM 결과 모든 시편은 열처리온도가 증가하면서 RMS값이 증가하였고 특히 20 nm a-Si:H 기판 위에 생성된 니켈실리사이드는 $300^{\circ}C$에서 0.75 nm의 가장 낮은 RMS 값을 보였다.