• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.277-278
• /
• 2016

본 논문에서는 대표적인 고효율 컨버터인 LLC 공진형 컨버터에 보조권선을 추가한 회로를 제안하였다. 제안한 회로는 배터리의 넓은 전압범위를 만족함과 동시에 고효율 운전이 가능한 배터리 충전기로써 높은 전압 이득이 필요할 때 보조권선을 동작시키게 된다. 본 방식을 활용 하여 LLC 공진형 컨버터의 공진탱크 설계 시 자화 인덕턴스를 크게 설계할 수 있고, 그 결과 자화 전류의 RMS 크기가 감소하여 1차 측 도통 손실이 감소해 컨버터의 고효율 설계가 가능하다. 제안한 회로는 시뮬레이션을 통하여 그 유효성을 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2003.07e
• /
• pp.158-161
• /
• 2003

A new soft switching technique that improves performance of the high power factor boost rectifier by reducing switching losses is introduced. The losses are reduced by air active snubber which consists of an inductor, a capacitor a rectifier, and an auxiliary switch. Since the boost switch turns off with zero current, this technique is well suited for implementations with insulated gate bipolar transistors. The reverse recovery related losses of the rectifier are also reduced by the snubber inductor which is connected in series with the boost switch and the boost rectifier. In addition, the auxiliary switch operates with zero voltage switching. A complete design procedure and extensive performance evaluation of the proposed active snubber using a 1.2[kW] high power factor boost rectifier operating from a $90[V_{rms}]$ input are also presented.

• Proceedings of the KIEE Conference
• /
• 1999.07e
• /
• pp.2408-2410
• /
• 1999

The ageing process was checked by leakage current monitoring in Inclined-Plane Method. In order to monitor leakage current, DAS with 12-bit, 8-channel A/D converter was prepared. The monitored components of leakage current were averages of the rms and peak, max peak, cumulative charge, and the number of peaks in the ranges of 1-10, 10-20, 20-30, 30-40, 40-50, >50 mA. And, erosion depth was measured to be used as the index of the ageing. So, the results of leakage current components and erosion depth measurement were compared to find one or more components of which trends of changes were similar to that of erosion.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.16 no.3
• /
• pp.352-358
• /
• 2016

A 5-phase phase-locked loop (PLL) for USB2.0 applications was implemented by using an all-synthesis technique. The length of the time-to-digital converter for the fine phase detector was halved by the operation of a coarse phase detector that uses 5-phase clocks. The maximum time difference between the rising edges of two adjacent-phase clocks was 6 ps at 480 MHz. The PLL chip in a 65-nm process occupies $0.038mm^2$, consumes 4.8 mW at 1.2 V. The measured rms and peak-to-peak output jitters are 8.6 ps and 45 ps, respectively.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.14 no.4
• /
• pp.457-462
• /
• 2014

This letter proposes a low-jitter DLL-based clock generator with two negative feedback loops. The main negative feedback loops suppress the jitter of DLL. The additional negative feedback loops suppress the delay-time variance of each delay stages. Both two negative feedback loops in a DLL results in suppressing the jitter of clock signal further. Measurement results of the DLL-based clock generator with two negative feedback loops fabricated in a one-poly six-metal $0.18{\mu}m$ CMOS process show 5.127-ps rms jitter and 47.6-ps peak-to-peak jitter at 1 GHz.

• Proceedings of the KIEE Conference
• /
• 2000.07c
• /
• pp.1569-1571
• /
• 2000

The ageing process was checked by leakage current monitoring in Salt Fog Method. In order to monitor leakage current, DAS with 12-bit, 8-channel A/D converter was prepared. The monitored components of leakage current were averages of the rms and peak, max peak, cumulative charge, and the cumulative number of peak pulses. The acquired data were stored to the disc periodically. And, surface conductivity was measured to investigate loss of hydrophobicity. The results suggest that surface conductivity and leakage current are well corresponding to initial loss of hydrophobicity.

• Proceedings of the Korea Institute of Applied Superconductivity and Cryogenics Conference
• /
• 2003.10a
• /
• pp.10-13
• /
• 2003

6.6㎸rms/200Arms DC reactor type superconducting fault current limiter (SFCL) has been developed. This paper deals with the manufacture and short-circuit test of the SFCL. DC reactor was the HTS solenoid coil whose inductance was 84mH. AC/DC power converter was performed as the dual-mode operation. The short-term run(1 sec) and short-circuit test of this SFCL was performed successfully. The experimental results have a similar tendency to the simulation results. In short-circuit test, at 2 cycles after the fault, fault current limitation rate was about 30％.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.181-182
• /
• 2014

본 논문에서는 동기 정류 스위치를 사용한 임계 도통 모드 부스트 PFC 컨버터의 디지털 제어 기법을 제안한다. 상태 궤적 분석을 통해 입력전압 전 범위의 영전압 스위칭 조건을 구하였으며, 총 입력 전하 분석을 통하여 높은 역률을 위한 스위치 추가 온-타임을 도출하였다. 제안하는 제어 기법은 디지털 제어기를 이용한 $230V_{rms}$ 입력, 400V/200W 출력 프로토타입에서 타당성을 입증하였다. 그 결과 동기 정류기를 이용한 임계 도통 모드 부스트 PFC 컨버터는 높은 역률 및 효율을 갖는다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.307-308
• /
• 2014

듀얼 액티브 브릿지 컨버터는 고전력 전달에 유용한 절연형 양방향 컨버터이다. 듀얼 액티브 브릿지 (DAB) 컨버터의 가장 간단한 제어 방식은 고주파 변압기의 일차단과 이차단의 위상 차이를 통해 전달 전력을 제어하는 위상천이변조 (PSM) 방식이다. 그러나 위상 변동 방식을 이용하면 경부하 상황에서 소프트 스위칭이 이루어지지 않으며 순환 전류 또한 크게 발생하여 변환 효율이 낮아지게 된다. 본 논문에서는 위상 및 듀티가 변동된 컨버터의 최적 동작점을 파악하기 위한 DAB 컨버터의 운용 특성 연구를 수행하였다. 컨버터의 위상과 듀티에 따른 동작 파형, 경계 조건, RMS 전류, 소프트스위칭의 여부 등이 분석되었다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.339-340
• /
• 2014

본 논문에서는 아답터의 크기를 소형화하기 위한 Active Valley Filler 플라이백 컨버터를 제안한다. 기존의 아답터에서 입력 전해 캐패시터는 전파 정류된 AC 전압($90{\sim}264V_{RMS}$)을 평활 시키고, 안정적으로 출력단에 에너지를 공급하기 위해 입력 에너지를 저장하는 수단으로 사용된다. 입력 전해 캐패시터는 마진이 고려되어야 하기 때문에 설계를 통해 구한 용량 및 내압보다 더 큰 값의 캐패시터가 사용되고, 이것은 아답터의 크기 증가로 이어진다. 반면, 제안 방식은 플라이백 컨버터의 입력단에 Active Valley Filler 회로를 적용하여 기존에 사용되었던 큰 크기의 입력 전해 캐패시터보다 작은 크기의 캐패시터를 사용할 수 있으므로 아답터의 소형화가 가능하다. 제안 방식의 타당성을 검증하기 위해 휴대폰 아답터용 10W급 플라이백 컨버터의 시작품을 제작하여 실험하고 그 결과를 제시한다.