• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.75-77
• /
• 2018

최근 다양한 산업응용분야에서 가변커패시터의 필요성은 점점 증가하고 있다. 특히 고전력 RF플라즈마 시스템에서 임피던스 정합 회로에 사용되는 가변커패시터는 빠른 고전압 차단능력이 요구된다. 본 논문에서는 RF플라즈마 시스템의 임피던스 정합 회로에 활용되는 단방향 스위치를 사용한 전기적 가변 캐패시터 (Electrical Variable Capacitor, 이하 EVC) 회로의 전압 스트레스를 저감하는 방법에 대해서 제안한다. 제안된 방법은 13.56Mhz의 주파수와 1kW이상의 고전력 RF플라즈마 시스템에서 단방향 스위치의 전압 스트레스를 양방향스위치를 사용한 EVC 회로를 활용하여 저감한다. 본 논문에서 제안된 방법으로 전압 스트레스가 감소하여 EVC 회로를 고전력 초고속 RF플라즈마 시스템의 임피던스 정합 회로에 좀 더 효과적 으로 적용할 수 있게 된다. 시뮬레이션 및 실험을 통해 EVC 회로의 스위치에 걸리는 전압 스트레스가 40%이상 저감되는 것을 검증하였다.

• 한국산업정보학회논문지
• /
• 제6권3호
• /
• pp.123-127
• /
• 2001

CMOS 트랜지스터의 등가회로모델 파라미터 $C_{gs}$ 의 예측방법이 CMOS 트랜지스의 반전층내의 유동전하량 계산과 전하유도 특성에 의해 제안되었다. 이 $C_{gs}$ 파라미터는 MOS 트랜지스터의 RF대역의 차단주파수를 결정하고 또한 입력과 출력을 커플링 시키는 중요한 파라미터이다. 이 제안된 방법은 등가회로 모델에서 파라미터 값을 예측하고 파라미터 값을 추출하는 소프트웨어 개발에 기여할 것이다.

• 대한전자공학회논문지TC
• /
• 제41권8호
• /
• pp.79-85
• /
• 2004

본 논문에서는 고속 데이터 무선인식에 적용 될 2.45㎓ 수동형 RF-ID 시스템을 개발하였다. RF-ID 시스템은 수동형 태그 와 리더로 구성되어 있다. RF-ID 수동형 태그는 제로 바이어스 쇼트키 다이오드를 사용한 정류기, ID 칩, ASK 변조회로 그리고 backscatter 슬롯 안테나로 구성되어있다. 또한, ASK 변조를 위한 스위칭 소자로서 바이폴라 트랜지스터를 이용하여 저전력 소모 변조회로를 구성하였으며 태그의 슬롯 안테나는 일반 패치 안테나보다 광대역 특성을 갖는다. RF-ID 리더는 circulator를 사용하여 단일 마이크로스트립 패치 어레이 안테나를 사용하였으며 종래의 방식에서 채택하는 double-balanced mixer구조를 사용하지 않고 single-balanced mixer구조를 채택함으로서 회로의 복잡성을 개선하고 전체적인 단말기 크기를 소형화 가능하도록 설계하였다. 측정결과 동작주파수는 2.4 GHz이고 출력은 27 dBm (500 mW)에서 감지거리 1 m로 나타났다. 리더에서 측정된 변조신호는 -46.76 dBm이며 주파수는 57.2 kHz이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1053-1056
• /
• 1998

Package strutures for RF circuit design are characterized and their equivalent circuitsare developed. The circuit parameters are extracted by using the commercial 3-dimensional field solver. The circuit models are verified by using the full-wave analysis in the RF region. It is demonstarted with the developed circuit models that the packages have substantial effects on the RF circuit performances.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.911-914
• /
• 2000

본 논문에서는 배터리가 없는 ASK 전송방식의 RFID(Radio Frequency IDentification) Transponder 칩 설계에 관한 내용을 다룬다. Transponder IC는 power-generation 회로, clock-generation 회로, digital block, modulator, overoltge protection 회로로 구성된다. 설계된 칩은 저전력 회로를 적용하여 원거리 transponder칩을 구현할 수 있도록 하였다. 설계된 회로는 0.25㎛ 표준 CMOS 공정으로 레이아웃하여 제작하였다.

• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.687-698
• /
• 2001

본 논문에서는 RF(Radio Frequency) 회로의 구현 방법으로서 3차원 적층형태의 PAA(Pad Area Array) 패키지 구조를 제시하였다. 지능 교통망 시스템(Intelligence Traffic System)을 위한 224㎒의 RF 시스템을 적층형 PAA 패키지 구조에 적용시켜 구현하였다. 적층형 PAA 패키지 구성 과정에서는 RF 회로를 기능별, 주파수별로 분할하였고 3차원적인 적층형태의 PAA 구조로 설계한 후 분할된 단위 모듈의 RF 동작특성과 3차원 적층형 PAA 패키지 모듈의 전기적 특성을 개별적으로 분석하였다. 적층형 PAA RF 패키지가 갖는 연결단자인 공납(Solder Ball)에 대한 전기적 파라미터 측정결과 그 전기적 특성인 기생 캐패시턴스와 기생 인덕턴스는 각각 30fF, 120pH로 매우 미세하여 PAA 패키지 구조인 RF 시스템에 끼치는 영향이 무시될 수 있음을 확인하였고, 구성된 송수신단은 HP 4396B network/spectrum analyser로 측정한 결과 224㎒에서 수신단, 송신단 증폭이득은 각각 22dB 27dB. 나타나서 설계값에 비하여 3dB감소 된 것을 알 수 있었다. 이는 설계와 제작과정 사이의 차이로 판명되었으며 수동부품 보정방법을 통하여 각 단위모듈의 입출력 임피던스 정합을 이루어 각각 24dB, 29dB로 개선시킬 수 있었다. 따라서, 본 실험에서는 RF 회로를 기능별로 모듈화하고 3차원 적층형 PAA 패키지 구조로 구현하여 전기적 특성을 개선시킬 수 있음을 확인하였다.

• 한국ITS학회 논문지
• /
• 제11권2호
• /
• pp.83-91
• /
• 2012

TV 대역 White Space 송수신기에서 스펙트럼 센싱을 위한 RF 에너지 검출기 구조를 제안하였다. 제안된 에너지 검출기는 RF 능동 필터 구조에 기반하며, RF 저잡음 증폭기에 고역통과필터를 포함하는 피드포워드 루프를 추가함으로써 원하는 RF 주파수 성분만 통과시키고 그 외의 대역은 감쇄시키는 동작을 수행한다. 본 연구에서는 기존의 구조가 갖는 단점인 단측파 대역만 억압할 수 있는 문제를 해결하고자 양측파 대역을 동시에 억압할 수 있는 새로운 구조를 제안하였고, 간단한 시스템 모델링을 통해 구성요소의 Non-ideality에 의한 RF 에너지 검출기 성능에 대한 영향을 평가하였다. 또한, 시스템 시뮬레이션을 통해 양측파대역이 효과적으로 감쇄되어 RF 에너지 검출기로서 동작할 수 있음을 보였다.

• 대한전자공학회논문지SD
• /
• 제40권8호
• /
• pp.555-559
• /
• 2003

본 논문에서는 CMOS 소자의 RF 동작을 정확히 예측하기 위해 Si 표면에서의 메탈 라인 사이의 커패시턴스 효과와 표피효과 및 근접효과를 포함한 RF IC 설계를 위한 새로운 CMOS RF 모델을 처음으로 제시하였다. Si 표면에서의 메탈 라인 사이의 커패시턴스는 레이아웃에 기초하여 모델링하였으며, 표피효과는 메탈 라인의 등가회로에 병렬회로를 부가하여 사다리꼴 등가회로로 구현하였다. 근접효과는 사다리꼴 등가회로에서 교차 결합된 인덕턴스 사이의 상호 인덕턴스를 부가함으로써 모델링하였다. 제안된 RF 모델은 BSIM 3v3에 비해 측정 데이터와 잘 일치하였으며, GHz 영역에서 소자 동작의 주파수 종속성을 잘 보여주었다.

• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.236-244
• /
• 2003

본 논문에서는 기존에 값비싼 BiCMOS 공정으로 주로 구현되던 이동통신 단말기용 RF단 및 IF단 회로들을 CMOS 회로로 설계하고, 최종적으로 PCS 대역 송신용 CMOS RF/IF 단일 칩을 설계하였다. 설계된 회로는 IF PLL 주파수합성기, IF Mixer, VGA등을 포함하는 IF 단과, SSB RF Mixer 블록과 구동 증폭기를 포함하는 RF 단으로 구성되며, 디지털 베이스밴드와 전력증폭기 사이에 필요한 모든 신호처리를 수행한다. 설계된 IF PLL 주파수합성기는 100kHz의 옵셋 주파수에서 -114dBc/Hz의 위상잡음 특성을 보이며, lock time은 $300{\mu}s$보다 작고, 3V 전원에서 약 5.3mA의 전류를 소모한다. IF Mixer 블록은 3.6dB의 변환이득과 -11.3dBm의 OIP3 특성을 보이며, 3V 전원에서 약 5.3mA의 전류를 소모한다. VGA는 모든 이득 설정시 3dB 주파수가 250MHz 보다 크며, 약 10mA의 전류를 소모한다. 설계된 RF단 회로는 14.93dB의 이득, 6.97dBm의 OIP3, 35dBc의 image 억압, 31dBc의 carrier 억압 등의 특성을 보이며, 약 63.4mA의 전류를 소모한다. 설계된 회로는 현재 $0.35{\mu}m$ CMOS 공정으로 IC 제작 중에 있다. 전체 칩의 면적은 $1.6㎜{\times}3.5㎜$이고 전류소모는 84mA이다.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.270-275
• /
• 2012

MBOA 등 UWB 시스템에 적용하기 위한 RF PLL용 가변 정수형 주파수분할기를 $0.13{\mu}m$ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 주파수 분할기 단위요소를 수퍼 다이나믹 회로를 사용하여 설계하였으며, 가변 정수 분할비를 얻기 위하여 MOSFET 스위치를 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역의 제한 문제를 해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 적용하였다. 설계된 회로에 대하여 시뮬레이션해 본 결과 동작 주파수 범위는 5~26GHz 범위로서 빠르고 넓은 주파수 대역의 동작 특성을 보였다.