• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.61-70
• /
• 2009

본 논문에서는 1V 이하의 낮은 전원 전압에서 동작 가능한 10비트 30MS/s 파이프라인 ADC를 제안한다. 제안된 multiplying digital-to-analog converter (MDAC)의 저전압 동작을 위해 스위치-RC 기반의 입력 신호 샘플링 회로와 저항 루프를 이용한 피드백 커패시터 리셋 기법을 제안하였다. 첫 단 MDAC의 정확한 신호 이득을 위해 cascaded 스위치-RC 회로를 사용하였으며, sub-ADC의 비교기에도 독립적인 스위치 RC 샘플링 회로를 적용하여 MDAC 입력단으로 전달되는 스위칭 잡음을 최소화 하였다. 제안된 ADC는 0.13${\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.54LSB 및 1.75LSB 수준을 보인다. 또한 1V의 전원 전압과 30MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 54.1dB 70.4dB이고, 17mW의 전력을 소모하였다.

• 대한전자공학회논문지
• /
• 제12권6호
• /
• pp.9-13
• /
• 1975

indefinite admittance matrix 회로해석법을 써서 2개의 연산증폭기를 갖는 능동 RC여파기의 합성방법을 제시하였고, 이 방법에 의하여 중심각파수와 대역폭을 독립적으로 제어할 수 있는 대역통과 능동여파기를 실현하였다. 보현된 회로에 대한 주파수특성의 이론치와 실험치는 좋은 일치를 보였다. Employing indefinite admittance matrix analysis method, a novel synthesis procedure of general active-RC filters using 2 operational amplifiers has been shown in this paper. With this procedure, a stable active-RC bandpass filter hart been designed, which provides for independent adjustment of the uning and band-width control. The predicted and actual performance is in good agreement.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.13-26
• /
• 1999

본 논문은 다양한 회로 연결선 모형 중에서 연결선 변수 및 동작 환경에 다라 최적 모형을 쉽게 선택할 수 있는 기준을 제시하고자 한다. 이를 위하여 먼저 연결선의 총 저항, 인덕턴스, 커패시턴스 값 및 신호의 동작주파수를 기반으로 정량적 모형화 오차 분석에 근거하여 인덕턴스의 영향을 고려하여 모형화해야 하는 RLC-class 모형 영역과 그럴 필요가 없는 RC-class모형 영역으로 분할하는 방법을 제시한다. 칩 내부 연결선의 대부분을 차지하는 RC-class 회로 모형은 모형 차수 축소 기법을 통하여 효율적으로 해석될 수 있다. RLC-class 회로 모형은 주어진 허용 모형화 오차 및 전기 변수에 따라 ILC(Iterative Ladder Circuit) 거시 모형, MC(Method of Characteristics)거시 모형 및 상태 기반 컨벌루션(comvolution) 방법 중에서 최적인 모형을 선정하게 된다. 본 논문은 SPICE류의 범용 회로 시뮬레이션 앨고리즘을 가정할 때, 세부 모형들의 시뮬레이션 비용을 감안하고서 최적 모형을 찾는 영역 구성도를 제시한다. 본 논문에서 제시하는 거시모형화 방법은 회로의 수동성을 유지하며, 따라서 무조건적 안정도를 보장할 수 있다.

• 대한전자공학회논문지
• /
• 제6권3호
• /
• pp.1-7
• /
• 1969

전류일치방식의 기억자심으로부터 기억정보를 고속도로 선택하기 위한 방법으로서, Word선에 RC선형집중회로를 종단하고 이 회로의 시정수를 작은치로 설정하여 선택 Pulse의 Cycle time을 2∼3μs로 단축시킴으로써 자심의 고속구동화를 시도하였다. 이를 위한 계의 해석방법과 회로정수의 최적치를 결정하고, 또 Cycle time의 단축에 결정적 요인이 되는 자심의 열적문제점에 대해서도 평가하였다. 이론치와 측정치가 잘 일치하였으며 Cycle time의 현저한 개선을 보아 이 방법이 고속화에 간단하고도 유효한 방법임을 확인하였다.

• 한국정보전자통신기술학회논문지
• /
• 제14권4호
• /
• pp.338-347
• /
• 2021

본 논문에서는 DB하이텍 0.18㎛ CMOS 공정을 이용하여 진성난수 생성기에 사용되는 베타선 센서 회로를 설계하였다. CSA 회로는 PMOS 피드백 저항과 NMOS 피드백 저항을 선택하는 기능, 50fF과 100fF의 피드백 커패시터를 선택하는 기능을 갖는 회로를 제안하였다. 그리고 펄스 셰이퍼(pulse shaper) 회로는 비반전 증폭기를 이용한 CR-RC2 펄스 셰이퍼 회로를 사용하였다. 본 논문에서 사용한 OPAMP 회로는 이중 전원(dual power) 대신 단일 전원(single power) 사용하고 있으므로 CR 회로의 저항과 RC 회로의 커패시터의 한쪽 노드는 GND 대신 VCOM에 연결한 회로를 제안하였다. 그리고 펄스 셰이퍼의 출력신호가 단조 증가가 아닌 경우 비교기 회로의 출력 신호가 다수의 연속된 펄스가 발생하더라도 단조 다중발진기(monostable multivibrator) 회로를 사용하여 신호 왜곡이 안되도록 하였다. 또한 CSA 입력단인 VIN과 베타선 센서 출력단을 실리콘 칩의 상단과 하단에 배치하므로 PCB trace 간의 커패시터 커플링 노이즈(capacitive coupling noise)를 줄이도록 하였다.

• 대한전자공학회논문지
• /
• 제18권2호
• /
• pp.14-21
• /
• 1981

전류변환 GIC 연산증폭기의 실제 특성을 고려하여 구성하고, 그 입력 admittance에 이 특성의 영향이 최소가 되도록 회로조건과 각 소자를 선정하였다. 또 각 소자에 기생하는 분포용량들을 보상하기 위한 회로를 고안하여 GIC회로에 접속하였다. 이 GIC회로를 수동여파기 회로망의 임의점에 삽입해서 능동화하는 RC 여파기의 설계방법을 상세히 설명하고, 이 방법에 예로 대성여파기를 설계하고 실험을 통해서 이 설계법의 타당성을 실증하였다.

• 대한전자공학회논문지
• /
• 제9권3호
• /
• pp.9-16
• /
• 1972

본논문은 "s"를 변환함수로 하는 GIC회로가 자이레이터와 마찬가지로 인덕터를 RC능동회로로서 실헐할 수 있고, 또 임의의 안정한 전달함수가 GIC를 포함한 2단자대회로의 open-circuit voltage ratio로서 실현될 수 있음을 밝힌 것이다. 트랜지스터를 사용하여 GIC회로를 구성함에 있어시 트랜지스터의 nullator-norator model이 적어도 10kHz 이하의 주파수 범위에서 훌륭하게 적용될 수 있음이 밝혀졌다. GIC를 사용한 회로합성법의 특징은 다음괴 같다. 첫째로, 임의의 안정한 전달함수는 대단히 단순한 회로구성을 되풀이함으로서 체계계적으로 또 기계적으로 실현될 수 있다. 둘째로, 전체 회로에 있어서 GIC를 제외한 모든 회로요소는 저항뿐이다. 셋째로 n차의 전달함수를 실현하는데 있어서 필요한 콘덴서의 수효는 n이며, 이것은 가능한 가장 적은 수효라고 믿어진다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 춘계학술발표대회
• /
• pp.137-139
• /
• 2023

양자 컴퓨터가 현대 암호 시스템의 보안성을 위협하고 있음에 따라, 최근 잠재적인 양자 공격들에 대한 분석 연구들이 다수 발표되고 있다. 공개키 암호인 RSA와 ECC의 경우, Shor 알고리즘에 의해 다항시간 내에 해결됨으로써 보안성이 완전히 붕괴되는 반면, 대칭키 암호는 Grover 알고리즘에 의해 보안 강도가 제곱근으로 감소하기 때문에 키 길이를 증가시킴으로써 기존 보안성을 복구할 수 있다. 이론적으로 Grover 알고리즘은 보안성을 훼손시키지만, 현실적인 공격 난이도가 매우 높음에 따라 대상 암호에 대한 양자 회로 최적화 구현이 중요하다. 이에 본 논문에서는 블록암호 RC5를 양자 회로 상에서 최적화하고 이를 기반으로 Grover 공격 비용을 추정한다. 마지막으로, 추정한 비용을 NIST의 양자 후 보안 강도 평가와 함께 비교함으로써 RC5에 대한 양자 암호 분석을 수행한다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2002년도 추계학술대회 논문집
• /
• pp.235-240
• /
• 2002

In micro-EBM, it is well blown that RC circuit is suitable for discharge circuit because of its low pulse width and relatively high peak current. To increase machining speed without changing unit discharge energy, charge resistance should be decreased. But, if very low, continuous (or normal) arc discharge occurs, then increases electrode wear and reduces machining speed remarkably. In this paper, RC circuit with transistor is used to micro-EDM. Experimental results show that RC circuit with transistor can cut off continuous (or normal) arc discharge effectively if duty factor and switching period of transistor are set up optimally. Through experiments with varying charge resistance, it can be known that RC circuit with transistor has about two times faster machining speed than that of RC circuit. Especially, it has prominent rise-effect of machining speed in low unit discharge energy, so that a high-quality and high-speed micro-EDM can be realized through RC circuit with transistor.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.68-74
• /
• 2010

본 논문은 Ultra-Low-Power (ULP) Radoi를 위한 Sub-${\mu}$W 급 저 전력 발진기 회로에 관한 것이다. 저 전력 발진기의 구조로서 Relaxation 구조와 Wien-Bridge 구조의 시뮬레이션 비교를 통하여, 소모 전류의 최소화 및 저 전력 동작에 최적인 Wien-Bridge 구조를 선택 하였다. Wien-Bridge 발진기 회로는 폐쇄 루프 이득이 ($1+R_2/R_1$) 인 비반전 OPAMP 증폭회로에 부귀환 경로로 RC 회로망이 접속 되어 있다. 이 회로망의 RC값과 증폭기의 폐쇄 루프 이득에 의해 발진 주파수가 정해지게 된다. 본 연구에서는 루프 이득 조정을 위해 일반적으로 사용하는 가변저항대신, MIM 커패시터와 MOS 버랙터를 조합한 가변 커패시터를 사용하여, 발진기의 폐쇄 루프 이득을 적절히 조절 하는 방식을 제안하고 이를 구현하였다. 폐쇄 루프 이득을 안정적으로 조절 할 수 있음에 따라 발진기 출력의 안정화를 얻을 수 있으며, 출력신호의 비선형성도 개선 할 수 있다. $0.18{\mu}m$ CMOS 공정을 이용해 구현된 발진기는 22 kHz 출력주파수에서 560 nA의 전류를 소모한다.