

電流變換 GIC를 사용한 능동 여파기의 설계 연구

(A Study on the Design of Active Filters Using Current Conversion Type Generalized Impedance Converter)

沈壽輔*
(Shim, Soo-Bo)

要 約

電流變換 GIC를 연산증폭기의 실제 특성을 고려하여 구성하고, 그 입력 admittance에 이 특성의 영향이最少가 되도록 회로條件과 각 素子를 선정하였다. 또 각 素子에 寄生하는 分布容量들을 補償하기 위한 회로를 고안하여 GIC회로에 接續하였다.

이 GIC회로를 受動濾波器 회로網의 임의점에 插入해서 能動化하는 RC濾波器의 設計方法을 상세히 설명하고, 이 방법에 例로 帶域濾波器를 設計하고 實驗을 通해서 이 設計法의 타당성을 實證하였다.

Abstract

This paper describes a method for realizing RC active filters, by the use of the CGIC's. In realizing the CGIC circuit, every element in the circuit is selected so as to minimize the effect of the non-ideal characteristic of operational amplifiers, and an extra element is added to the CGIC circuit to compensate the parasitic capacitances of the circuit.

The CGIC's are utilized in the design of active filters using ladder embedding technique. The design procedure is presented in detail and the application is illustrated by the design of a band-pass filter of high order.

1. 序 論

연산증폭기(이하 OP amp라고 稱함.)를 2개 사용하고 각 素子를 最適動作狀態로 선정한 電流變換 GIC^[5] (이하 CGIC라고 稱함)를 能力回路로 사용하여 이미 설계되어 있는 受動 LC濾波器를 能動濾波器로實現하는 設計過程을 본 論文에서 研究하였다. 여기서 考察된 CGIC(變換因子 ks)의 特徵은 이것으로 inductance를 simulation하거나 FDNR回路를 구성하는 경우 Q가 무한대에 가까울 정도로 크고 또 OP amp의 영향을 거의 받지 않는 傳達函數를 얻을 수 있는 것이다.

* 正會員, 中央大學校 工科大學 電子工學科
(Dept. of Electronic Engineering, Chung Ang University)

接受日字: 1980年 10月 25日

濾波器의 入力端과 出力端이 저항으로 접지되는 double-terminated ladder network는 感度面에서 가장 安定하므로^[13] CGIC를 사용하여 高次의 低感度 能動濾波器를 設計 및 實現하는 데에는 이 회路形態가 가장 適合하다.

GIC回路는 현재까지 여러 가지 종류가 發表되었으나 floating inductance를 간단히 simulation하고 高次의 低感度 梯子形 回路를 能動化하는 입장에서 볼 때 Antoniou GIC^[3, 6] 가 다른 GIC 實現回路^[7, 13] 보다 우수한 것으로 판단되어 여기서는 Antoniou GIC모델을 사용해서 inductor들을 simulation하고 또 FDNR回路를 구성하였다.

이러한 役割을 하는 CGIC를 사용해서 구성한 能動濾波器가 受動 LC濾波器와 同一한 傳達函數를 갖도록 設計하였는데 그構成法은 Gorski Popiel^[5]이 提唱한 GIC插入法을 參照하였으며, 이 方法에 따라

6개의 CGIC와 저항 및 컨덴서들을 사용하여 帶域濾波器(이하 BPF라고 칭함)을 設計한 후에 實驗을 通해서 原回路(受動 LC濾波器)의 傳達特性과 別로 差異가 없음을 確認하였다.

2. CGIC回路의 構成

同一한 特性을 갖는 2개의 OP amp.를 사용하여 GIC을 구성하는 回路을 그림 1에 나타내었다. OP amp.의 電壓利得을 實際대로 비 이상적인 크기 $A(s)$ 라고 하고 기타 파라미터는 理想的인 것으로 가정하면 入力 admittance Y_i 는 다음과 같이 구할 수 있다.

그림 1에서

$$I_i / Y_i = V_i - V_1 \text{ 의 관계에서}$$

$$V_1 = V_i - I_i / Y_i \quad (1)$$

$$(V_1 - V_2)Y_2 = (V_2 - V_3)Y_3 \text{ 的 관계에서}$$

$$Y_2 V_1 = V_2 (Y_2 + Y_3) - V_3 Y_3 \quad (2)$$

$$(V_3 - V_0)Y_4 = V_0 Y_L \text{ 的 관계에서}$$

$$V_3 Y_4 = V_0 (Y_4 + Y_L) \quad (3)$$




그림 1. GIC回路構成

Fig. 1. GIC circuit block diagram.

$$V_1 = (V_0 - V_2)A(s) \text{ 的 관계에서}$$

$$V_0 = \frac{V_1}{A(s)} + V_2 \quad (4)$$

$$V_3 = (V_i - V_2)A(s) \text{ 的 } V_2 = V_i - \frac{V_3}{A(s)} \quad (5)$$

의 식을 세울 수 있다.

식(1)~(5)를 연립하여 풀면 入力 admittance Y_i 는

$$Y_i = \frac{Y_1 Y_3 Y_L}{Y_2 Y_4} \times \frac{1 + (1 + \frac{Y_4}{Y_L}) \frac{1}{A(s)} + \frac{Y_2}{Y_3} (1 + \frac{Y_4}{Y_L}) \frac{1}{A(s)}}{1 + \frac{Y_3}{Y_2} (1 + \frac{Y_L}{Y_4}) \frac{1}{A(s)} + (1 + \frac{Y_L}{Y_4}) \frac{1}{A(s)}} \\ + \frac{(1 + \frac{Y_2}{Y_3}) (1 + \frac{Y_4}{Y_L}) \frac{1}{A(s)^2}}{\frac{Y_3}{Y_2} (1 + \frac{Y_L}{Y_4}) \frac{1}{A(s)^2}} \quad (6)$$

식(6)이 OPamp. 특성의 영향을 받지 않게 하려면 $A(s)$ 가 무한대인 경우는 만족되지만, $A(s)$ 의 주파수

특성을 one pole roll off 모델로 가정한 有限值이기 때문에 식(6)의 “ \times ”표 이후가 最少가 되게 하는 方法이 가장 바람직하다.

OPamp.에서 A_0 를 直流利得, w_a 를 開ル프 - 3dB 대역폭의 각주파수라고 하면 증폭도 $A(s)$ ⁽¹⁴⁾는

$$A(s) = -\frac{A_0 \cdot w_a}{s + w_a} = -\frac{GB}{s + w_a}$$

이다. 그런데 여기서 취급하는 주파수대가 w_a 보다 훨씬 크다고 가정하면 $A(s)$ 는

$$A(s) = -\frac{GB}{s} = -\frac{GB}{jw} \quad (7)$$

로 된다. 식(7)을 식(6)에 대입하고 $w \ll GB$ 의 조건을 만족하는 OPamp.를 설정하여 $(w/GB)^2$ 을 포함하는 項을 무시하면 入力 admittance Y_i 는 대략 다음과 같이 된다.

$$Y_i \approx \frac{Y_1 Y_3 Y_L}{Y_2 Y_4} \left[1 + j \frac{w}{GB} \left(\frac{Y_2}{Y_3} + \frac{Y_4}{Y_L} - \frac{Y_3}{Y_2} - \frac{Y_L}{Y_4} + \frac{Y_2 Y_4}{Y_3 Y_L} \right. \right. \\ \left. \left. - \frac{Y_3 Y_L}{Y_2 Y_L} \right) \right] \quad (8)$$

식(8)이 OPamp. 특성의 영향을 받지 않으려면 [] 대의 j項이 “0”으로 되어야 하고, 이 경우에는 식(8)은 理想的으로 된다. 즉,

$$Y_{i \text{ ideal}} = \frac{Y_1 Y_3 Y_L}{Y_2 Y_4} \quad (9)$$

$$\frac{Y_2}{Y_3} + \frac{Y_4}{Y_L} - \frac{Y_3}{Y_2} - \frac{Y_L}{Y_4} + \frac{Y_2 Y_4}{Y_3 Y_L} - \frac{Y_3 Y_L}{Y_2 Y_L} = 0 \quad (10)$$

그리고 Y_L 은 數式의 表現을 위해서 편이상 사용한 부하 admittance 이고, OPamp.의 出力電流 및 電壓과 다음의 관계를 갖는다.

$$Y_L = I_L / V_0 \quad (11)$$

여기서 I_L / V_0 는 一般的으로 周波數의 函數이고 複素量이므로 식(10)에서 Y_L 이 포함된 項과 그렇지 않은 項은 獨立의^[5]으로 보아야 한다. 따라서 다음 식이 만족되어야 한다.

$$\frac{Y_2}{Y_3} - \frac{Y_3}{Y_2} = 0 \quad (12)$$

이것은 Y_i 가 OPamp. 특성의 영향을 받지 않기 위한 1次의 条件이 된다. 즉 $Y_2 = Y_3$ を 要한다. 이 条件에 따르면 식(10)은

$$\frac{Y_4}{Y_L} = \frac{Y_L}{Y_4}$$

$$\text{즉 } Y_4 = Y_L = I_L / V_0 \quad (13)$$

로 되지만 Y_4 및 Y_L 은 受動素子인 저항일 수도 있고 reactance 素子일 수도 있으므로 一般的으로 광범위한 주파수대에서 $Y_4 = Y_L$ 이 成立할 수는 없다.

따라서 식 (12)의 조건 만을 우선 식(8)에 대입하면 Y_i 는 다음과 같이 된다.

$$Y_i = \frac{Y_1 Y_L}{Y_4} \left(1 + j \frac{2w}{GB} \left(\frac{Y_4}{Y_L} - \frac{Y_L}{Y_4} \right) \right) \quad (14)$$

식(14)가 理想 case 가까우려면 []내의 j 항이 最少가 되는 걸 밖에 없다. 이條件은 濾波器의 통과대역중에서 가장 문제시되는 주파수 즉 group delay가 가장 큰 주파수(이 주파수는 통과대역의 上限 周波數에 近接해 있는 경우가 常例임)에서 考察해야 하며, \hat{w} 에서 $Y_4/Y_L - Y_L/Y_4$ 가 最少가 되면 나머지 周波數에서는 特性上에 큰 문제가 없게 된다.

식(14)에서 $Y_4/Y_L = Z$ 라고 놓으면 이것은一般的으로 複素量이므로 식(14)의 []내는

$$\left| \frac{Y_4}{Y_L} - \frac{Y_L}{Y_4} \right| = \left| Z - \frac{1}{Z} \right| = \frac{|Z^2 - 1|}{|Z|} \quad (15)$$

과 같이 크기를 나타낼 수 있다.

식(15)가 최소가 되기 위한 조건은 $|Z| = 1$ 이다. 즉 $|Y_4| = |Y_L|$

가 成立하는 데, 이 조건이 주파수 $w = \hat{w}$ 에서 만족되도록 각 素子를 설정하면 된다. 즉,

$$|Y_4|_{w=\hat{w}} = |Y_L|_{w=\hat{w}} = \frac{I_L}{V_0} \Big|_{w=\hat{w}} \quad (16)$$

식(16)을 식(14)에 대입하고 $w = GB$ 인 관계를 고려하면 $|Y_i|$ 는 대략 다음과 같이 된다.

$$\begin{aligned} |Y_i|_{w=\hat{w}} &= \left| \frac{I_i}{V_i} \right|_{w=\hat{w}} = |Y_1| \left| \frac{V_0}{I_L} \right|_{w=\hat{w}} \left| \frac{I_L}{V_0} \right|_{w=\hat{w}} \\ &= |Y_1| \Big|_{w=\hat{w}} \end{aligned} \quad (17)$$

이러한 성질을 갖는 CGIC를 사용하여 inductor 를 simulation 하면 다음과 같다.

素子選定에 있어서 그림 2에서처럼

$$Z_1 = 1/Y_1 = R_1, \quad Z_2 = Z_3 = 1/Y_2 = 1/Y_3 = R$$

$$Z_4 = 1/jwC_4 \quad 및 \quad Z_L = 1/Y_L = R_L$$

로 취하면 식(16)의 조건에 의해 $wC_4 = 1/R_L$ 이므로 식(14)의 Y_i 는 $w = \hat{w}$ 에서

$$\begin{aligned} Y_i &= \frac{Y_1 Y_L}{Y_4} \left(1 + j \frac{2\hat{w}}{GB} \left(\frac{Y_4}{Y_L} - \frac{Y_L}{Y_4} \right) \right) \\ &= \frac{1}{jR_1} \left(1 - 4 \frac{\hat{w}}{GB} \right) \\ \therefore Z_i &= jR_1 \frac{1}{1 - 4\hat{w}/GB} \cong jR_1 \left(1 + 4 \frac{\hat{w}}{GB} \right) \quad (18) \end{aligned}$$

가 된다. 이 경우의 GIC 入力 impedance는 순수한 유도성 reactance가 되고, 이 simulated inductance의 Q도 무한대의 크기 를 갖는다. 그리고 이 회

로에서 inductor의 크기를 變更하려면 저항 R_1 을 조정하면 된다. 그러나 $GB \neq \infty$ 인 이유로 이 inductor에는 약간의 편차 ΔL 이 存在하게 된다.




그림 2. 인덕턴스 simulation
Fig. 2. Inductance simulation.

다음 FDNR의 回路構成을 考察하면, 回路素子選定에 있어서

$$Z_1 = 1/Y_1 = 1/jwC_1, \quad Z_2 = Z_3 = 1/Y_2 = 1/Y_3 = R$$

$$Z_4 = 1/Y_4 = R_4, \quad Z_L = 1/Y_L = 1/jwC_L$$

로 取하면 식(16)의 조건에 의해 $1/R_4 = wC_L$ 이므로 식(14)의 Y_i 는 $w = \hat{w}$ 에서

$$Y_i = \frac{Y_1 Y_L}{Y_4} \left(1 + j \frac{2\hat{w}}{GB} \left(\frac{Y_4}{Y_L} - \frac{Y_L}{Y_4} \right) \right) = -\hat{w}C_1 \left(1 + \frac{4\hat{w}}{GB} \right)$$

$$\therefore Z_i \cong -\frac{1}{\hat{w}C_1} \left(1 - 4 \frac{\hat{w}}{GB} \right) \quad (19)$$

로 된다. 이 식은 CGIC가 FDNR의 특성을 갖는 것을 알 수 있다. 이 경우에도 Q는 무한대이며, 다만 []내의 제 2 항 때문에 FDNR의 크기에도 약간의 편차가 存在한다.

한편 inductor 를 simulation 할 경우에, CGIC에서 OPamp의 두 入力端子사이의 전위차가 없다고 가정하면 入力電流 I_i 와 出力電流 I_L 사이에는 다음과 같은 관계가 있다.

$$\frac{I_i}{V_i} = \frac{Y_1 Y_3}{Y_2 Y_4} \frac{I_L}{V_0} = \frac{Y_1}{Y_4} \frac{I_L}{V_0} = \frac{1}{R_1} \frac{1}{sC_4} \frac{I_L}{V_0}$$

그런데 $V_i = V_0$ 이므로

$$\frac{I_i}{V_i} = \frac{1}{sR_1 C_4} \frac{I_L}{V_0} = -\frac{1}{sR_1 C_4} \frac{I_L}{V_i}$$

$$\therefore I_L = sR_1 C_4 I_i \quad (20)$$

이 관계를 그림 2-b에 나타내었는데, 이 식으로 부터 이 CGIC의 變換因子 rs 는 $sR_1 C_4$ 임을 알 수 있다.

3. 補償回路

CGIC回路가 理想에 가까운動作을 하도록 각 素子를 설정하였지만 이들에 寄生하는 分布容量들 때문에 simulated inductor의 Q값에 致命의 영향을 줄뿐만 아니라 周波數가 높아지면 回路特性에 더욱 영향을 준다. 이 寄生容量의 效果를 GIC回路에서 除去한 목적으로 补償回路을 고안하여 GIC回路에 接續하였다. 즉 負荷側이나 信號電源側에 分布되는 容量은 比較的 용이하게 补償될 것으로 판단되어, 그림 3과 같이 分布容量 C_{01} 과 C_{02} 가 각각 入力 및 出力回路에 寄生한다고 가정하고 补償回路 Z_c 를 回路의 中央인 OPamp의 反轉端子와 接地 사이에 설치하고 人力 impedance를 구하면 다음과 같다.

$$\text{즉 } 1/sC_{01} = Z_p, 1/sC_{02}/Z_L = Z_0 \text{ 라고 놓으면}$$

$$V_i = V_2 = V_0 \quad (21)$$

$$V_1 = V_i - [R_1(I_i - V_i/Z_p)] \quad (22)$$

$$\frac{(V_i - V_2)}{R} = \frac{(V_2 - V_3)}{R} + \frac{V_2}{Z_c} \quad (23)$$

$$\frac{V_3 - V_0}{Z_4} = \frac{V_0}{Z_0} \quad (24)$$

인 관계식을 세울 수 있고 이들을 연립하여 풀면

$$Z_t = \frac{V_i}{I_i} = \frac{R_1 Z_0 Z_c Z_p}{R_1 Z_0 Z_c + Z_4 Z_c Z_p - Z_2 Z_0 Z_p} \quad (25)$$

가 된다. 이 식과 이상적인 경우의 入力 impedance [식(19)의 역수]를 같게 놓으면 다음과 같이 된다.

$$\frac{Z_1 Z_3 Z_L}{Z_2 Z_4} = \frac{R_1 R_L}{Z_4} = \frac{R_1 Z_0 Z_c Z_p}{R_1 Z_0 Z_c + Z_4 Z_c Z_p - Z_2 Z_0 Z_p}$$

이 식에 $Z_p = 1/sC_{01}$, $Z_0 = R_L/(1+sR_L C_{02})$, $Z_4 = 1/j\omega C_4$ 및 $Z_2 = R$ 을 대입하고 정리하면 补償回路의 admittance Y_c 는 다음과 같이 된다.

$$Y_c = \frac{R_1 C_{01}}{R} + \frac{1}{R C_4} \quad (26)$$

즉 出力側의 C_{02} 를 보상하려면 크기 $R C_4 / C_{02}$ 인 저항이 必要하고 入力側의 C_{01} 를 보상하려면 크기 $R_1 C_{01} / R$ 의 용량이 必要하다.

따라서 이 기생 용량들을 同時に 보상하려면 补償回路은 저항과 용량의 병렬회로가 된다.

또 OPamp의 利得特性은 低域通過의 성질을 갖고 있으므로, 利得이 주파수에 판계없이 一定하고 入力端子에 매우 작은 용량이 分布되어 있는 것으로 간주^[6] 하면 이 补償回路의 구성으로 보아 OPamp의 分布容量의 效果도 다소나마 보상이 될 것으로 판단

된다.

그러나 分布容量은 部分品에 따라 또 그 위치에 따라 다르고 그 값도 数PF 정도에 불과하므로 补償回路의 素子값을 正確히 계산하기는 매우 어렵다. 그러므로 可變抵抗과 可變容量을 사용하여 补償의 最適狀態를 결정하는 것이 최선의 방법이다.




그림 3. 分布容量補償

Fig. 3. Compensation of stray capacitance.

4. CGIC을 插入한 回路構成

受動 L/C回路網이 double-terminated ladder network인 경우에 대해서 考察한다. 그림 4에서 I_n 는 여러 개의 inductor 단을 包含하는 回路部分이고 N_{01} 과 N_{02} 는 컨덴서나 저항으로 구성되어 있는 回路部分이라고 가정한다. 能動화할 때에는 이 각 回路部分에 包含되어 있는 素子들이 적당히 scaling되어야 하므로, L_0 는 L_0/k 값의 저항으로, 컨덴서C는 FDNR(여기서 $D = ck$)로 또 저항R은 k/R 값의 용량으로 變換^{[2][3]}된다.

그림 4와 같이 回路網의 各要所에 CGIC을 插入하면, 이것의 變換因子 때문에 L_0 部分은 $L_n = L_0 / R_{11} C_{41}$ 으로 scaling되어야 한다. 이것은 CGIC 1에 대한 scaling이기 때문에 다른 回路 즉 N_{01} 이나 N_{02} 에서는 또 다른 因子에 의해 scaling되어야 한다. L_n 回路部分내의 각 素子가 $1/R_{11} C_{41}$ 으로 scaling 되어야 있으므로 CGIC 2와 CGIC 3의 出力電流 (L_n 部分의 入力電流)도 각각 $S R_{11} C_{41} I_2$ 및 $S R_{11} C_{41} I_3$ 으로 되어야 한다. 이렇게 되기 위해서는 각 CGIC의 入力電流은




그림 4. 网络에 GIC를 插入하는 세통도

Fig. 4. Block diagram of the network containing GIC.

$(R_{11}C_{41}/R_{12}C_{42})I_2$ 및 $(R_{11}C_{41}/R_{13}C_{43})I_3$ 로 變換되어야 하고 또 회로부분 No 1과 No 2는 각각 $R_{12}C_{42}/R_{11}C_{41}$ 및 $R_{13}C_{43}/R_{11}C_{41}$ 배로 scaling되어야만 이 회로의 傳達極數(V_0/V_i)가 原來의 受動 LC回路網의 전달함수와 같게 된다.

以上과 같은 原理에 입각해서 標本으로 취한 受動 LC濾波器(그림 5)의 能動化 방법을 考察한다. CGIC 1을 사용해서 inductor를 simulation하는 경우 첫번째 소자 Z_1 을 저항 R_{11} 으로 취하면 그 값은 式(17)에 따라 $R_{11}=|V_i/I_i|_{w=\hat{w}}$ 로 된다. 그럼 5의 회로에서 點 ①에 CGIC 1을 插入하는 경우에 이 點에서 右側을 본 impedance가 R_{11} 이 될 것이다.

또 變換因子 $k_1=R_{11}C_{41}$ 을 얻기 위한 컨덴서 C_{41} 의 값은 變換回路의 impedance 크기를 고려해서 임의로 설정할 수 있다.

한편 CGIC 2를 그림 5의 點 ②에 插入하면 첫번째 소자 Z_1 인 R_{12} 는 이 點에서 부하 저항을 제거하고 左側을 본 impedance 인데, 이 impedance 自體가 scaling 되므로(그림 4에서 I_2 가 $I_2(R_{11}C_{41}/R_{12}C_{42})$ 로 됨.) 다음과 같이 계산한다.

$$R_{12} = \left| \frac{V_2}{I_2} \right|_{w=\hat{w}} = \frac{R_{12}C_{42}}{R_{11}C_{41}} \quad (27)$$

따라서 $V_2/I_2=Z_2$ 는 原來의 LC回路에서 测定해야 한다. 그러나 R_{12} 를 구하는 것보다는 4 번째 소자인 C_{42} 를 먼저 구하고 R_{12} 는 回路의 impedance 크기를 고려하여 임의로 설정하는 것이 편리하기 때문에 먼저 컨덴서 C_{42} 를 다음과 같이 구한다.

$$C_{42} = R_{11}C_{41} |I_2/V_2|_{w=\hat{w}} \quad (28)$$

같은 방법으로 그림 5의 點 ③에 CGIC 3을 插入하는 경우 컨덴서 C_{43} 는

$$C_{43} = R_{11}C_{41} |I_3/V_3|_{w=\hat{w}} \quad (29)$$

와 같이 구하고 R_{13} 는 임의로 구한다. 여기서 $I_3/V_3|_{w=\hat{w}}$ 는 點 ③에서 컨덴서 C_0 를 제거한 후에 계산한 admittance이다.

다음 각 CGIC에서 두번째와 세번째의 소자는 $Z_2=Z_3$ 로 설정하였으므로 여기서도 回路各部의 imped-

ance 크기를 고려해서 $R_{21}=R_{31}=R_{22}=R_{32}=R_{23}=R_{33} \dots$ 가 되도록 결정한다. 또 각 CGIC의 外側에 있는 素子들의 값은 전술한 바와 같이 CGIC 2와 CGIC 3의 外側 素子값들은 각각 $R_{12}C_{42}/R_{11}C_{41}$ 및 $R_{13}C_{43}/R_{11}C_{41}$ 배로 된다.

以上과 같은 方法으로 나머지 個所에 插入되는 C GIC와 그 外側回路의 素子들이 정해진다.

5. 能動濾波器의 設計

前節에서 考察한 方法에 따라 补償回路를 갖춘 CGIC를 사용하여 能動濾波器를 구성하고자 그림 5에 표시한 高次의 LC濾波器를 설정하였다. 이것은 回路의 形態에서 볼 때 感度面에서 매우 安定한 또 能動化에 용이한 double terminated ladder network를 염두해 두고 電子計算機를 사용하여 實現한 것이다.

이 回路의 主要한 特性은

通過帶域	: 17,950~19,950Hz
帶域幅	: 2,000 Hz
帶域內最高 ripple	: 0.203dB
最大 group delay	: 20 KHz 에서 5.56977×10^{-3} sec

이 回路의 각 소자값은 밑에 표시한 표 1과 같다.

표 1. 그림 5의 BPF의 각 소자 값

$R_S = R_L = 5\text{K}\Omega$
$C_0 = 1.03677 \times 10^{-4} \times R_S = 20.7354\text{nF}$
$L_1 = L_4 = 7.36734 \times 10^{-7} \times R_S = 3.68367\text{mH}$
$L_2 = L_3 = 7.93829 \times 10^{-7} \times R_S = 3.96714\text{mH}$
$L_{12} = L_{34} = 8.31717 \times 10^{-6} \times R_S = 41.5858\text{mH}$
$L_{23} = 1.02433 \times 10^{-5} \times R_S = 51.2165\text{mH}$

한편 표 2에는 그림 5의 각 點 ①~⑥에서 계산한 impedance의 값을 표시하였는데, 이 點들에 插入하는 각 CGIC들의 素子값을 결정하는데 사용하였다.




그림 5. 受動 LC濾波器

Fig. 5. LC ladder BPF.

표 2. 그림 5의 각점(① ~ ⑥)의 impedance 값
 $\hat{w} = 2\pi \times 20 \times 10^3 \text{ rad/s}$ 에서

$$|\dot{Z}_1| = |\dot{Z}_2| = 2.029984223 \times R_s = 10.1499 \text{ K}\Omega$$

$$|\dot{Z}_3| = |\dot{Z}_6| = 0.0766718 \times R_s = 383.059 \Omega$$

$$|\dot{Z}_4| = |\dot{Z}_5| = 0.077897375 \times R_s = 389.4865 \Omega$$

여기서,

$|\dot{Z}_1|, |\dot{Z}_2|$ 는 각각 R_s 와 R_L 을 제거한 상태에서 측정

$|\dot{Z}_3| = |\dot{Z}_6|$ 는 C_0 를 제거한 상태에서 측정

$|\dot{Z}_4| = |\dot{Z}_5|$ 는 " " "

첨자는 각 GIC 삽입점의 번호임.

한편 感度에 있어서는 전술한 바와 같이 受動回路의 兩側이 抵抗으로 終端되는 사다리꼴이고 또 電子計算機로 實現할 때에 人力에서 出力側으로 電力이 最大로 传递되도록 설계한 것이므로 이것이 能動化되었다고 感度가 變할 수 없고^[13] 또 必要에 따라 各 素子들을 약간 조정하였다고 해도 安定度에는 큰 變化가 없다.

6. 実験 및 檢討

위의 각 節에서 考察한 設計節次에 따라 補償回路를 갖춘 CGIC 6개를 사용하고 多數의 저항과 컨덴서를 써서 그림 5의 回路를 그림 6과 같이 能動化하였다. 여기서는 저항은 炭素皮膜形, 컨덴서는 ceramic과 polystyrene형을 그리고 OPamp는 μA-741을 사용하였고 각 소자값은 理論值의 1% 以内로 接近시켰다 (표 3 參照). 또 回路構成은 bread board 위에 각 소자를 고정시키고 이들 사이를 도선으로 연결하여 누설저항이나 분포용량의 발생을 저지하는데 세심한 주의를 하였다. 그러나 각 素子의 値이 理論值와 完全히 一致하는 않으므로 희망하는 회로특성을 얻기 위해서는 必然的으로 調整을 要하기




그림 6. 그림 5의 回路에 對한 能動化 回路

Fig. 6. Active realization of the circuit of Fig. 5.

$\mu\text{A}-741$ 보다 더 廣帶域의 것을 市中에서 구하지 못해서 다소 불만족하지만 $\mu\text{A}-741$ 을 썼다. 그리고 volume 을 사용한 枝路素子는 전체 저항값의 80 %를 고정저항으로 나머지 20 %는 volume 을 썼다.

回路의 特性測定에 있어서 信號電壓은 500mV를 사용했고, 特성을 얻기 까지의 回路各部의 調整은 다음과 같이 했다. 그림 6에서 CGIC 3과 R_{L1} 으로 구성되는 회로는 그림 5의 受動回路에서 C_0 와 L_1 으로 구성되는 tank에 해당함으로 이들의 공진주파수($f_0 = 18.211\text{ KHz}$)가 겉에 되도록 조정하고, 다음에는 CG IC 6 및 R_{L4} 로 구성되는 회로(受動回路의 tank L_4 , C_0 에 해당)의 공진 주파수($f_0 = 18.211\text{ KHz}$)를 얻기 위해서 조정하였으며, 또 CGIC4 및 R_{L2} 로 구성되는 회로와 CGIC 5 및 R_{L3} 로 구성되는 회로(受動回路에서는 각각 C_0 , L_2 및 C_0 , L_3 로 구성되는 tank에 해당)의 공진 주파수($f_0 = 17.544\text{ KHz}$)를 얻기 위해서 조정한 다음 전체회로의 特성을 测定하였는데, 信號電源과 出力端子사이의 주파수대 電壓測定은 각각 10 진짜 수형 주파수 측정기와 웃시로 스코프 및 디지털 암개를 썼다.

이렇게 해서 얻은 측정치와 計算値를 그림 7에 나타내었다. 여기서 點線이 测定值 實線이 計算値이다.




그림 7. 能動濾波器의 周波數 特性

Fig. 7. Freq. characteristic of the active filter

그런데 각 素子의 값에도 약간의 오차는 있었지만 이것보다도 各部에 寄生하는 分布容量 特히 volume에 存在하는 寄生容量 때문에 部品들을 여러 차례 바꾸어 가면서 기대하는 特성을 얻고자 많은 시간을 소비하였다.

또 各 CGIC의 特性조정에 있어서도 補償回路가 有效하게 기여하였다. (그림 8 參照)

그림 7에 나타낸 特性曲線을 考察하면 测定値들은 理論値들보다 左側으로 약간 shift되어 있다. 이것은 각 소자 값의 오차, 기생 용량의 殘餘分의 效果, 그리고 OP amp의 비이상적 特性 때문에 오는 것으로 판단되며, 各 素子들이 完全히 理想的인 값으로만 되면 理論特性의 實現은 용이하게 될 것으로 판단한다.




그림 8. 补償效果(點線: 测定值, 實線: 計算值)

Fig. 8. Compensation effect(dotted line: measured, solid line: calculated)

7. 結論

그림 5의 受動 LC 濾波器의 要所에 CGIC를 插入해서 能動化한 結果가 그림 7과 같이 되었다는 것은 CGIC로 floating inductance를 용이하게 simulation 할 수 있고 또 이와 같은 能動化 方法이 妥當性을 갖는다는 것을 意味한다. 아울러 精密級의 部分品들을 自由로 하 구할 수 있으면 그림 7의 點線보다는 좀 더

計算值에 忠實한 것을 期待할 수 있다.

만일 floating inductance를 gyrator로 simulation 하려면 4 개의 OP amp가 必要하고 따라서回路가 매우複雜해지므로 이런 觀點에서 볼때 여기서 선정한 풀과 같은 LC濾波器의 能動化에는 분명히 GIC에 依한 設計法이 有利하다.

그러나 回路가 매우複雜하고 또 經濟性的 見地에서 볼때 좀더 간결화할 연구가 必要할 것으로 사료된다.

回路만 간결히 해결될 수 있으면 이 濾波器는 周波數帶나 帶域幅이 반송통신용 단국장치에 적합하므로 實際 通信回線에 利用할 수 있을 것으로 판단된다.

參 考 文 獻

1. A Antoniou,"Realization of Gyrators Using Operational Amplifiers and their Use in RC -Active Networks Synthesis" Proc. Inst. Elec. Eng., Vol. 116, pp. 1838-1850, Nov. 1969.
2. L. T. Bruton,"Network Transfer Functions Using the Concept of Frequency Dependent Negative Resistance", IEEE. Transaction on Circuit Theory, August 1969.
3. A Antoniou,"Novel RC - Active Network Synthesis Using Generalized Impedance Converters", IEEE Transactions on Circuit Theory, May 1970.
4. S. K. Mitra,"A Network Transformation for Active RC Networks", Proceedings of the IEEE, November 1967.
5. KEN Martin and ADELS. Sedrn,"Optimum Design of Active Filters Using The Generalized Impedance Converter" IEEE., Transactions on Circuit and Systems, Vol. CAS -24, No. 9, September 1977.
6. A. Antoniou and K. S. Naidu,"A Compensation Technique for a Gyrator and its Use in the Design of a Channel Bank Filter" IEEE. CAS-12, Apr. 1975
7. L. T. Bruton,"Sensitivity of Generalized Impedance Converter-Embedded Ladder Structure", IEEE, Transactions on Circuit and Systems, Vol. CAS -21 No. 2, March 1974.
8. L. T. Bruton,"Nonideal Performance of Two-Amplifiers Positive Impedance Converters", IEEE. Transactions on Circuit Theory, Vol. CT-17. No. 4, November 1970.
9. G. C. Temes and H. J. Orchard,"First Order Sensitivity and Worst Case Analysis of Doubly Terminated Reactance Two-Ports", IEEE. Transactions on Circuit Theory, Vol. CT-20 , No. 5, September 1973.
10. G. Darianani,"Principles of Active Network Synthesis and Design", Bell Lab., Chap. 3.7.11., 1976.
11. S. K. Mitra,"Analysis and Synthesis of Linear Active Networks", Jhon Wiley and Sons, Inc., Chap. 2, 4, 1969.
12. J. V. Wait, L. P. Huelsman and G. A. Korn, "Introduction to Operational Amplifiers Theory and Application", Mc Graw-Hill Book Co., Chap. 15, 1975.
13. G. C. Temes and J. W. Lapatra,"Introduction to Circuit Synthesis and Design", McGraw-Hill Book Co., Chap. 5,6,7, 1977.
14. A. Budak, "Passive and Active Network Analysis and Synthesis", Houghton Mifflin Company, Chap. 3, 4, 5, , 1974.
15. L. T. Bruton and D. Treleaven,"Active Filter Design Using Generalized Impedance Converters", EDN, pp. 68-75, Feb. 5. 1973.

