• 제목/요약/키워드: Quantum Bit

검색결과 67건 처리시간 0.027초

256-channel 1 ksamples/sec 심자도 신호획득 시스템 (256-channel 1ks/s MCG Signal Acquisition System)

  • 이동하;유재택;허영
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
    • /
    • pp.538-540
    • /
    • 2004
  • Electrical currents generated by human heart activities create magnetic fields represented by MCG(MagnetoCardioGram). Since an MCG signal acquisition system requires precise and stable operation, the system adopts hundreds of SQUID(Superconducting QUantum Interface Device) sensors for signal acquisition. Such a system requires fast real-time data acquisition in a required sampling interval, i.e., 1 mili-second for each sensor. This paper presents designed hardware to acquire data from 256-channel analog signal with 1 ksamples/sec speed, using 12-bit 8-channel ADC devices, SPI interfaces, parallel interfaces, 8-bit microprocessors, and a DSP processor. We implemented SPI interface between ADCs and a microprocessor, parallel interfaces between microprocessors. Our result concludes that the data collection can be done in $168{\mu}sec$ time-interval for 256 SQUID sensors, which can be interpreted to 6 ksamples/sec speed.

  • PDF

RSFQ 논리회로의 개발과 회로설계에 대한 지연시간 고려 (Development of RSFQ Logic Circuits and Delay Time Considerations in Circuit Design)

  • 강준희;김진영
    • Progress in Superconductivity
    • /
    • 제9권2호
    • /
    • pp.157-161
    • /
    • 2008
  • Due to high speed operations and ultra low power consumptions RSFQ logic circuit is a very good candidate for future electronic device. The focus of the RSFQ circuit development has been on the advancement of analog-to-digital converters and microprocessors. Recent works on RSFQ ALU development showed the successful operation of an 1-bit block of ALU at 40 GHz. Recently, the study of an RSFQ analog-to-digital converter has been extended to the development of a single chip RF digital receiver. Compared to the voltage logic circuits, RSFQ circuits operate based on the pulse logic. This naturally leads the circuit structure of RSFQ circuit to be pipelined. Delay time on each pipelined stage determines the ultimate operating speed of the circuit. In simulations, a two junction Josephson transmission line's delay time was about 10 ps, a splitter's 14.5 ps, a switch's 13 ps, a half adder's 67 ps. Optimization of the 4-bit ALU circuit has been made with delay time consideration to operate comfortably at 10 GHz or above.

  • PDF

심자도 신호 획득을 위한 고속 병렬 데이터 전송 구현 (Implementation of high-speed parallel data transfer for MCG signal acquisition)

  • 이동하;유재택
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
    • /
    • pp.444-447
    • /
    • 2004
  • A heart diagnosis system adopts hundreds of Superconducting Quantum Interface Device(SQUID) sensors for precision MCG(Magnetocardiogram) or MEG(Magnetoencephalogram) signal acquisitions. This system requires correct and real-time data acquisition from the sensors in a required sampling interval, i.e., 1 mili-second. This paper presents our hardware design and test results, to acquire data from 256 channel analog signal with 1-ksample/sec speed, using 12-bit 8-channel ADC devices, SPI interfaces, parallel interfaces, and 8-bit microprocessors. We chose to implement parallel data transfer between microprocessors as an effective way of achieving such data collection. Our result concludes that the data collection can be done in 250 ${\mu}sec$ time-interval.

  • PDF

Development of an RSFQ 4-bit ALU

  • Kim, J.Y.;Baek, S.H.;Kim, S.H.;Jung, K.R.;Lim, H.Y.;Park, J.H.;Kang, J.H.;Han, T.S.
    • 한국초전도학회:학술대회논문집
    • /
    • 한국초전도학회 2004년도 High Temperature Superconductivity Vol.XIV
    • /
    • pp.55-55
    • /
    • 2004
  • PDF

NTRUEncrypt에 대한 단일 파형 기반 전력 분석 (Single Trace Side Channel Analysis on NTRUEncrypt Implementation)

  • 안수정;김수리;진성현;김한빛;김희석;홍석희
    • 정보보호학회논문지
    • /
    • 제28권5호
    • /
    • pp.1089-1098
    • /
    • 2018
  • 양자 컴퓨터의 개발이 가시화됨에 따라 RSA, Elliptic Curve Cryptosytem과 같은 암호 시스템을 대체할 수 있는 포스트 양자 암호에 대한 연구가 활발히 진행되고 있다. 하지만 이러한 포스트 양자 암호조차도 실 환경에서 구동될 때 발생할 수 있는 부채널 분석에 대한 취약점을 반드시 고려해야만 한다. 본 논문에서는 NIST 포스트 양자 암호 표준 공모에 제출된 NTRU 구현 소스인 NTRUEncrypt에 대한 새로운 부채널 분석 기법을 제안한다. 기존에 제안되었던 부채널 분석 방법은 많은 수의 파형을 이용하였지만 제안하는 분석 기술은 단일 파형을 이용한 분석 방법으로 공개키 암호 시스템에 실질적으로 적용이 가능하다. 또한 본 논문에서는 제안하는 분석 기술에 안전성을 제공할 수 있는 새로운 대응 기술을 제안한다. 이 대응 기법은 과거 NTRU 부채널 분석 기법에도 안전할 뿐만 아니라 기존의 NIST에 제출된 코드보다 더 효율적 구현이 가능한 알고리즘을 제안한다.

자유 공간 광 연결 구도에 적합한 새로운 구조의 광 Thyristor (Novel Optical Thyristor for Free-Space Optical Interconnection)

  • 이정호;최영완
    • 전자공학회논문지D
    • /
    • 제36D권6호
    • /
    • pp.35-43
    • /
    • 1999
  • 본 논문에서는 자유 공간 광 연결 구도에 적합한 새로운 구조의 광 thyristor를 제안하고, 이 소자의 성능을 기존의 광 thyristor와 비교 평가하였다. 제안된 광 thyristor는 얇은 가운데 층들을 갖는 완전 공핍 광 thyristor로서 빠른 스위칭 속도와 향상된 광 반응성을 위하여 다중 양자 우물(multiple quantum wells)과 하부 거울층(bottom mirror)을 이용하였다. 기존 광 thyristor와의 성능 비교를 위한 모의실험은 전류 중심(current oriented) 연결 접합 모델(coupled junction model)과 박막층의 특성 행렬(thin film characteristic matrix), 그리고 van Roosbroeck-Shockley relation을 이용하였다. 모의 실험을 통하여 소자의 구성 물질, 두께, 불순물 농도등의 물리적 인자들이 같은 경우, 기존의 광 thyristor에 비하여 제안된 광 thyristor의 스위칭 에너지가 0.43 배 줄고, 발광 효율은 1.76 배 증가하며, 연동 동작(cascadable operation)시 bit-rate는 1.61 배 증가함을 알 수 있었다.

  • PDF

Sparse 구조의 다변수 이차식 기반 서명에 대한 안전성 분석 (Security Analysis on Multivariate Quadratic Based Digital Signatures Using Sparse Matrices)

  • 조성민;서승현
    • 정보보호학회논문지
    • /
    • 제34권1호
    • /
    • pp.1-9
    • /
    • 2024
  • 다변수 이차식 기반 전자서명 알고리즘은 구현의 용이성과 작은 서명 크기를 장점으로 갖는 양자내성암호 후보군이다. 이러한 다변수 이차식 기반 전자서명의 효율성을 높이기 위해 희소 행렬을 사용한 전자서명 기법들이 제시되었으며, 이 중 HiMQ는 국내 정보통신단체 표준으로 제정되었다. 그러나 HiMQ는 2022년 제안된 MinRank 공격에 의해 깨진 대표적 다변수 이차식 기반 전자서명인 Rainbow와 유사한 키 구조를 갖는다. HiMQ는 국내 정보통신단체 표준으로 제정되면서 권고 파라미터를 제시하였는데, 이는 2020년 기준의 암호 분석에 기반한 파라미터로 최근 공격 기법들이 고려되지 않았다. 이에 본 논문에서는 HiMQ에 적용 가능한 다변수 이차식 기반 전자서명에 대한 공격 기법들을 살펴보고 이에 대한 안전성 분석을 수행하였다. HiMQ에 가장 효과적인 공격은 2022년 제안된 개선된 MinRank 공격인 combined attack이며, 세 개의 권고 파라미터 모두 기준 보안강도를 만족하지 못하였다. 또한 HiMQ-128과 HiMQ-160은 최소 보안강도인 128-bit 비도도 만족하지 못하였다.

QCA 설계에서 디지털 논리 자동 추출 (Digital Logic Extraction from QCA Designs)

  • 오연보;김교선
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.107-116
    • /
    • 2009
  • QCA는 현재 초고집적 저전력 디지털 시스템 구현 기술의 왕좌를 차지하고 있는 CMOS의 자리를 상속받을 가장 장래성 있는 차세대 나노 전자 소자 중 하나이다. QCA 셀의 하드웨어 기본 동작은 이미 1990년대 후반에 실험을 통하여 증명되었다. 또한 회로를 설계할 수 있는 전용설계 도구와 시뮬레이터도 개발되었다. 그러나 기존의 QCA 설계 기술은 초대규모 설계에 대한 준비가 부족하다. 본 논문은 기존의 대규모 CMOS 설계에서 사용되었던 검증 방법들과 도구를 QCA 설계에서 그대로 활용할 수 있는 새로운 접근 방법을 제시한다. 첫째로 셀 배치를 미리 정의된 구조에서 벗어나지 않도록 엄격하게 제한함으로써 항상 일관성 있는 디지털 동작을 보장하는 설계 규칙을 제안한다. 다음, QCA 설계의 게이트 및 상호연결 구조를 인식한 후 다수결 게이트의 입력 경로 균형과 잡음 증폭 방지 등을 포함하는 신호 충실도 보장 조건을 검사한다. 마지막으로 디지털 논리를 추출하여 OpenAccess 공통 데이터베이스로 저장하면 이미 CMOS 설계에서 사용되고 있는 풍부한 검증 툴과 연결되어 그들을 사용할 수 있게 된다. 제안된 방식을 검증하기 위해 2-비트 가산기 및 비트-직렬 가산기, 그리고 ALU 비트 슬라이스를 설계하였다. 디지털 논리를 추출하여 Verilog 넷 리스트를 생성시킨 후 상업용 소프트웨어로 시뮬레이션 하였다.

양자 회로 상에서의 SHA2 구현 동향 (Research Trend about Quantum Circuit Implementation for SHA2)

  • 임세진;장경배;양유진;오유진;서화정
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2023년도 춘계학술발표대회
    • /
    • pp.227-229
    • /
    • 2023
  • 양자컴퓨터는 큐비트(qubit)의 얽힘(entanglement)과 중첩(superposition) 성질을 통해 동시에 연산을 수행할 수 있어 고전컴퓨터에 비해 연산 속도가 획기적으로 빠르다. 전수조사 연산을 매우 빠르게 수행할 수 있는 양자 알고리즘인 Grover 알고리즘을 사용하면, n-bit 보안강도를 가지는 SHA2와 같은 해시함수를 n/2-bit 보안강도로 낮추게 되어 해시함수가 적용되는 분야의 보안을 위협하게 된다. 양자컴퓨터를 통한 해킹에는 많은 양자 자원이 요구되고, 안정적인 구동 환경이 갖춰져야 하기 때문에 실현되기 위해서는 아직까지 상당한 시간이 소요될 것으로 보인다. 이에 연구자들은 필요한 양자 자원을 최소화하는 효율적인 양자 공격 회로를 제시하며 연구를 수행하고 있다. 본 논문에서는 이러한 SHA2 해시함수에 대한 양자 회로 구현 동향에 대해 살펴본다.

Optimization of charge and multiplication layers of 20-Gbps InGaAs/InAlAs avalanche photodiode

  • Sim, Jae-Sik;Kim, Kisoo;Song, Minje;Kim, Sungil;Song, Minhyup
    • ETRI Journal
    • /
    • 제43권5호
    • /
    • pp.916-922
    • /
    • 2021
  • We calculated the correlation between the doping concentration of the charge layer and the multiplication layer for separate absorption, grading, charge, and multiplication InGaAs/InAlAs avalanche photodiodes (APDs). For this purpose, a predictable program was developed according to the concentration and thickness of the charge layer and the multiplication layer. We also optimized the design, fabrication, and characteristics of an APD for 20 Gbps application. The punch-through voltage and breakdown voltage of the fabricated device were 10 V and 33 V, respectively, and it was confirmed that these almost matched the designed values. The 3-dB bandwidth of the APD was 10.4 GHz, and the bit rate was approximately 20.8 Gbps.