• 대한전자공학회논문지
• /
• 제26권5호
• /
• pp.152-161
• /
• 1989

필터 계수가 + 1, 0, -1로 제한되어 있는 프로그램 가능형 디지탈 FIR CCD 필터를 설계하기 위한 기존의 방식에 따르면, 설계된 필터의 위상이 선형을 유지하도록 보장되어 있지 않다. 본 논문에서는 선형 위상 필터 계수의 대칭성을 바탕으로 이러한 설계 방식을 개선시켜 제안하였다. 제안된 알고리듬에 의하여 설계된 필터가 선형위상을 가짐을 보여 주었고, 필터 설계시 소요되는 컴퓨터의 사용 시간 및 저장 공간이 기존의 방법보다 많이 개선되어 그 효율성이 높음을 시뮬레이션을 통하여 보여주었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 B
• /
• pp.1291-1293
• /
• 2004

The control method of programmable dynamometer for overall test of machine is to load the reference torque which is computed from torque transducer into motor under test. But the torque information detected from torque transducer have a lot of noise when the load torque of meter is a small quantity or changing. Thus, torque transducer must have a low pass filter to detect a definite torque information. But The torque delay generated by filter with torque transducer occur a torque trouble for moter torque of programmable dynamometer. Therefore, this kind of system could not perform dynamic and nonlinear load. In this paper, the control method using the load torque observer without a measure for torque transducer is proposed. The proposed system improved the problem of the torque measuring delay with torque transducer, and the load torque is estimated by the minimal order state observer based on the torque component of the vector control induction meter. Therefore, the torque controller is not affected by a load torque disturbance.

• 한국정보전자통신기술학회논문지
• /
• 제5권2호
• /
• pp.96-100
• /
• 2012

기존의 산업용 컨트롤러로 많이 사용되는 프로그래머블 로직 컨트롤러(PLC)를 사용할시 고비용과 유지보수의 어려운 문제가 있었으며, 네트워크 구성이 쉽지 않았다. 따라서 필터프레스를 원격으로 제어 및 관리함으로 생산성 향상, 유지보수 시간을 단축하고 다양한 스마트 기기(스마트 폰, 아이패드 등 태블릿 PC)를 활용하여 원격 제어가 가능하며, 기존 PLC를 이용하여 제어하는 방식 보다 요지보수 및 성능향상이 가능한 필터프레스 제어 및 관리 시스템을 개발하게 되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.376-379
• /
• 1999

The wavelet transform chip is implemented with Daubechies' 4 tap filter. It works at 20MHz in Field Programmable Gate array (FPGA) implementation of Quadrature Mirror Filter(QMF) Lattice Structure. In this paper, the structure contains taro-channel quadrature mirror filter, data format converter(DFC), delay control unit(DCU), and three 20$\times$8 bits real multiplier. The structures for the DFC and DCU need to he regular and scalable, require minimum number of regular, and thereby lead to an efficient and scalable architecture for the Discrete Wavelet Transform(DWT). These results present the possibility that it can be used in Digital Signal Processing(DSP) application faster than Fourier transform at small area with lour cost.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제48권1호
• /
• pp.45-50
• /
• 1999

This paper describes a partial discharge (PD) on-line monitoring system used for large turbine generators. The system consists of a broadband current transducer, a computer-aid PD measurement system. By using a programmable fabricate band pass filter and an adaptive digital filter, the system can suppress the noise and extract PD signal from the intense noise surroundings successfully. Two simulated PD sources, which often exist in the large generators, were simulated and detected. At the end of this paper, some field test results, obtained from a 200MW generating set, were presented and discussed.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.1577-1580
• /
• 2004

This paper proposes a design and implementation of transversal adaptive digital filter using LMS (Least Mean Squares) adaptive algorithm. The filter structure is based on Distributed Arithmetic (DA) which is able to calculate the inner product by shifting and accumulating of partial products and storing in look-up table, also the desired adaptive digital filter will be multiplierless filter. In addition, the hardware implementation uses VHDL (Very high speed integrated circuit Hardware Description Language) and synthesis using FLEX10K Altera FPGA (Field Programmable Gate Array) as target technology and uses Leonardo Spectrum and MAX+plusII program for overall development. The results of this design are shown that the speed performance and used area of FPGA. The experimental results are presented to demonstrate the feasibility of the desired adaptive digital filter.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권4호
• /
• pp.286-292
• /
• 2006

This paper presents the design of a low-voltage wide-band switched-capacitor (SC) filter for wireless communication receiver applications. The filter is the 5th-order Elliptic lowpass filter. With the clock frequency of 50MHz implying that an effective sampling frequency is 100MHz with double sampling scheme, the cut-off frequency of the filter is programmable to be 1.25MHz, 2.5MHz, 5MHz and 10MHz. For low-power systems powered by a single-cell battery, the SC filter was elaborately designed to operate at 1.2V power supply. Simulation result shows that the 3rd-order input intercept point (IIP3) can be up to 27dBm. The filter was fabricated in a $0.25-{\mu}m$ 1P5M standard CMOS technology and measured frequency responses show good agreement with the simulation ones. The current consumption is 34mA at a 1.2V power supply.

• 한국통신학회논문지
• /
• 제19권11호
• /
• pp.2249-2254
• /
• 1994

본 논문에서는 계수가 2의 누승으로 표현되는 프로그램 가능한 FIR 필터 (2PFIR 필터)를 구현할 때 유용한 성질을 구했다. 특히 2PFIR 필터의 계수가 갖는 2의 수능 값이 M ternary의 canonical signed digit (CSD) 코드로 표현되면 ternary 값을 M개보다 적은 {0, 1, 2, $\cdots$, M-1}의 부분집합에서 선택해도 같은 결과가 얻어진다는 사실을 보였다. 따라서 프로그램 가능한 2PFIR 필터의 쉬프터 길이가 M보다 작아지므로 훨씬 효율적으로 구현할 수 있다. 또한 본 논문에서는 몇 가지 실험 결과를 통해 2PFIR 필터의 쉬프터 길이를 추가적으로 감축할 수 있음을 보였다.

• 한국멀티미디어학회논문지
• /
• 제5권6호
• /
• pp.753-758
• /
• 2002

본 논문에서는 ADSL용 아날로그 Front- end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0db에서 30db까지 이득을 조정해주며, 송신단의 PGA는 138MHz의 저역필터와 연결하여 15db에서 0db까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램 될 수 있도록 설계하였다. 설계된 PGA는 $0.35\mu{m}$ COMS 파라미터를 이용하여 Hspice시뮬레이션으로 그 특성을 확인하였다.

• 방송공학회논문지
• /
• 제20권5호
• /
• pp.774-777
• /
• 2015

본 논문에서는 8K(7680x4320) UHD(Ultra High Definition) TV에서의 화질 향상을 위한 영상신호 처리용 프로그래머블 비디오 프로세싱 플랫폼을 세계 최초로 제안하였다. 8K 영상을 초당 60 프레임으로 처리하기 위해서는 고성능 컴퓨팅 능력과 대용량의 메모리 대역폭이 지원되어야 한다. 제안한 아키텍처에서는 입력 영상의 병렬처리를 위한 멀티 클러스터 구조, 클러스터 간이 데이터 파이프라이닝을 위한 링 데이터 패스 구조 및 필터링 연산을 위한 하드웨어 가속기로 구성되었다. 재구성형 프로세서(Reconfigurable Processor) 기반의 제안된 플랫폼은 다양한 화질향상 알고리즘을 구동할 수 있으며, UHD 방송 표준 및 디스플레이 패널 변동성에 알고리즘의 업데이트만으로 대응이 가능한 큰 장점을 갖고 있다.