• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.415.2-415.2
• /
• 2016

Triboelectric nanogenerator (TENG) is one of ways to convert mechanical energy sound, waves, wind, vibrations, and human motions to available electrical energy. The principal mechanism to generate electrical energy is based on contact electrification on material surface and electrostatic induction between electrodes. The performance of TENG are dependent on amount of the input mechanical energy and characteristics of triboelectric materials. Furthermore, the whole TENG system including mechanical structure and electrical system can effect on output performance of TENG. In this work, we investigated the effect of gear train on output performance and power conversion efficiency (PCE) of TENG under a given input energy. We applied the gear train on mechanical structure to improve the contact rate. We measured the output energy under a constant input energy by controlling the size of the working gear. We prepared gears with gear ratios (rin/rw) of 1, 1.7, and 5. Under the constant input energy, the voltage and current from our gear-based TENG system were enhanced up to the maximum of 3.6 times and 4.4 times, respectively. Also, the PCE was increased up to 7 times at input frequency of 1.5 Hz. In order to understand the effect of kinematic design on TENG system, we performed a capacitor experiment with rectification circuit that provide DC voltage and current. Under the input frequency of 4.5 Hz, we obtained a 3 times enhanced rectifying voltage at a gear ratio of 5. The measured capacitor voltage was enhanced up to about 8 fold in using our TENG system. It is attributed that our gear-based TENG system could improve simultaneously the magnitude as well as the generation time of output power, finally enhancing output energy. Therefore, our gear-based TENG system provided an effective way to enhance the PCE of TENGs operating at a given input energy.

• 한국전자파학회논문지
• /
• 제17권6호
• /
• pp.597-604
• /
• 2006

[ $3.1{\sim}5.15$ ] GHz 대역의 광대역 저잡음 증폭기를 새로운 입력 매칭 방식과 귀환회로 방식으로 구현하였다. 제안된 광대역 증폭기는 $0.18{\mu}m$ RF CMOS 공정을 사용하여 제작하였다. 측정된 값은 잡음지수가 $3.4{\sim}3.9$ dB, 전력 이득은 $12.8{\sim}14$ dB, 입력 매칭은 -9.4이고 입럭 IP3는 -1 dBm이고, 소비 전력은 14.5 mW이다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.146-153
• /
• 2008

High speed serial link에 적합한 clock multiphase generator용 integrated phase-locked loop (PLL)을 설계하였다. 설계된 PLL은 programmable current mirror를 사용하여 동작 범위 안에서 동일한 loop bandwidth와 damping factor를 가진다. 또한 설계한 PLL 회로 netlists를 가지고 HSPICE 시뮬레이션을 통해 close-loop transfer function과 VCO의 phase noise transfer function을 구하였다. Board 위 칩의 자체 임피던스는 decoupling capacitor의 크기와 위치에 따라 계산된다. 세부적으로, close-loop transfer function에서 gain의 최대값과 VCO noise transfer function에서 gain의 최대값 사이의 주파수범위에서 decoupling capacitor의 크기와 위치에 따른 보드 위 칩의 자체 임피던스를 구하였다. 이를 바탕으로 보드에서의 decoupling capacitor의 크기와 위치가 PLL의 jitter에 어떠한 영향을 미치는지 분석하였다. 설계된 PLL은 1.8V의 동작 전압에서 400MHz에서 2GH의 wide operation range를 가지며 $0.18-{\mu}m$ EMOS공정으로 설계하였다. Reference clock은 100MHz이며 전체 PLL power consumption은 1.2GHz에서 17.28 mW이다.

• 한국항행학회논문지
• /
• 제19권3호
• /
• pp.237-243
• /
• 2015

본 논문에서는 전자기 유도 방식을 이용하여 무선전력전송 시스템을 구현하고 전송 효율을 측정하였다. 또한 수신부 코일의 세부 조건 변화에 따른 효율 변화를 확인하고 최적의 코일 조건을 제시하였다. 제작한 송수신부 회로를 이용하여 수신 코일 위치에 따른 전압 변화를 측정하고, 같은 위치에서 인덕턴스 값 변화에 따른 전압변화를 측정하였으며, 휴대폰 충전 시간을 측정하는 앱을 개발하여 충전 상태에 따른 무선전력전송 충전 시간을 비교하여 이를 통해 최적의 무선전력전송 시스템을 구현하고자 하였다. 개발된 전자기 유도방식을 이용한 무선전력전송 시스템은 주파수 125 kHz를 사용하며, 핸드폰 50%에서 60%까지 충전 시 유선 충전기는 16분, 무선충전기는 23분의 충전시간을 가졌다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.408-414
• /
• 2005

본 논문에서는 낮은 위상잡음을 갖는 전압제어 유전체 공진 발진기를 비선형 설계하였으며 그 위상잡음을 Lesson식과 비교하여 잘 일치함을 확인하였다. 전압제어 유전체 공진 발진기의 위상잡음을 개선하기 위하여 유전체 공진기와 결합하는 마이크로스트립 라인으로 고임피던스 변환기를 이용함으로써 공진회로의 Q값이 그대로 능동소자에 전달되도록 하였다. 전압제어 유전체 공진 발진기의 고신뢰성을 확보하기 위해 worst case 해석과 part stress 해석을 수행하였으며 이를 바탕으로 신뢰도 분석을 수행하여 위성중계기의 EOL(End of Life)에서 전압제어 유전체 공진 발진기가 정상적으로 동작할 수 있는 확률을 예측하였다. 제작된 전압제어 유전체 공진 발진기는 0-l2V의 제어전압에서 0.56MHz/V의 튜닝계수를 가지고 있으며 136mw의 DC 전력을 소모한다. 또한 -116.3dBc/Hz (a)100KHz와 -94.18dBc1Hz (a)10KHz의 우수한 위상잡음 특성과 7.33dBm 이상의 출력특성을 얻었다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.262-267
• /
• 2005

본 논문에서는 여러 가지 효율 개선 방법 중에서 Doherty Amplifier에 관해 논하였다. 간단한 회로를 이용하여 하나의 PEP 180w급 LDMOS를 사용하여 효율성과 선형성 개선에 관한 성능분석을 하였다 제작된 Doherty Amp의 성능을 검증하기 위해 Balanced Class AB Amplifier와 성능을 비교하였다. 실험결과 peaking Amp의 $V_gs.P$가 1.53V일 때 효율이 최대 11.6$\%$ 이상 증가되었으며 매뉴얼로 gate bias 조절을 통하여 선형성 개선의 최적 bias point를 찾은 후 WCDMA 4fA에서는 $V_gs.P$가 3.68V일 때 IMSR (InterModulation to Signal Ratio)이 최대 3.34dB가 증가됨을 보였다. 특히 1.53V로 peaking amp의 bias point를 맞추게 되면 출력 전력 434Bm에서 -324Bc 이하의 IMSR과 탁월한 효율 증가를 얻을 수 있었다.

• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.941-947
• /
• 2017

본 논문에서는 $0.35{\mu}m$ CMOS 공정으로 FRS 대역 무전기용 반송파 신호를 쿼드러쳐(Quadrature) 형식으로 출력하는 Fractional-N 위상 고정루프(PLL) 주파수 합성기를 설계 및 제작하였다. 설계한 주파수 합성기의 주요 블록은 전압 제어 발진기(VCO), 전하 펌프(CP), 루프 필터(LF), 위상 주파수 검출기(PFD) 그리고 주파수 분주기이다. VCO는 우수한 위상잡음과 전력 특성을 얻을 수 있는 LC 공진 방식으로 설계했고, CP는 참조 주파수에 따라 펌핑 전류를 조절할 수 있도록 설계하였다. 주파수 분주기는 16분주의 전치 분주기와 3차 델타-시그마 모듈레이터($3^{rd}$ DSM) 방식의 Fractional-N 분주기로 설계하였다. LF는 외부의 3차 RC 루프 필터로 구성하였다. 측정결과, 주파수 합성기의 동작 주파수 영역은 최소 460 MHz에서 최대 510 MHz이고, 출력전력으로는 약 -3.86 dBm을 얻었다. 출력의 위상잡음은 100 Hz offset 주파수에서 -94.8 dBc/Hz이며 위상 루프 고착 시간은 약 $300{\mu}s$이다.

• 전기전자학회논문지
• /
• 제14권3호
• /
• pp.190-198
• /
• 2010

피에조소자를 구동하여 자동카메라의 초점을 자동으로 제어하는 시스템에서 피에조를 구동하는 집적회로를 설계하였다. 가공된 피에조에 변위를 만들기 위해서는 고전압 DC가 필요하다. 휴대형기기에서 사용하는 3[V]~4.2[V]정도의 낮은 전원전압을 약 80[V]로 승압하여 피에조 구동전압으로 제공하는 한편 입력되는 1[Vp-p]의 제어신호를 -20[V]에서 +80[V]까지 조절되도록 설계하였다. 또한 IC 외부에 적용되는 소자가 최소가 되도록 하여 시스템의 전체 크기를 줄일 수 있도록 하였다. 제어용 프로세서로 IIC(Inter-IC) 인터페이스를 적용하기 위하여 구동회로 내부에 IIC 인터페이스 디지털 로직을 내장하였는데, 이는 제품의 검증, 양산시 양품판정을 쉽게 해주는 장점이 있다. 제작공정은 AMIS 사의 I2T100 2P_3M 공정을 사용하였는데 0.6[um], 100[V]급 BCD공정이며, 6INCH 웨이퍼를 사용하였다. 전원전압 3.6[V], 소비전력은 약 40[mW]정도이다. 칩 사이즈는 1600*1500 [$um^2$]이며, 칩을 소형패키지에 내장하여 조립하였기 때문에 휴대형기기에 적용이 편리하게 되어있다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.57-65
• /
• 2002

본 논문에서는 CMOS로 구현된 2.5v 10-bit 300MSPS의 D/A 변환기를 제안하였다. 이를 위해 전체구조는 고속동작에 유리한 전류구동 방식의 8+2 분할 타입으로 상위 8-bit은 Thermometer Code 기법을 이용한 전류셀 매트릭스(Current Cell Matrix)로, 하위 2-bit은 이진 가중 전류열(Binary Weighted Current Array)로 설계하였다. 우수한 다이내믹 특성 및 고속 동작을 만족시키기 위해 낮은 글리치 에너지를 갖는 새로운 전류셀과 BDD(Binary Decision Diagram)에 의한 논리합성 기법을 활용한 새로운 역 Thermometer Decoder를 제안하였다. 제안된 DAC는 $0.25{\mu}m$, 1-Poly, 5-Metal, n-well CMOS 공정으로 제작되었으며, 유효 칩 면적은 $1.56mm^2$이고, 2.5V의 전원전압에서 84mW의 전력소모를 나타내었다. 모의실험 및 측정을 통해 최대 글리치 에너지는 0.9pVsec@fs=100MHz, 15pVsec@fs=300MHz로 나타났다. 또한 출력 주파수가 1MHz, 샘플링 주파수가 300MHz에서의 INL과 DNL은 약 ${\pm}$1.5LSB 이내로, SFDR은 45dB로 측정되었다.

• 전기전자학회논문지
• /
• 제3권2호
• /
• pp.221-225
• /
• 1999

본 논문에서는 소스에 큰 값의 가변 인덕터를 갖는 새로운 형태의 predistortion 선형화기가 연구되었다. 그것은 입력 전력이 증가함에 따라 양의 진폭과 음의 위상 편차를 얻을 수 있어 전력증폭기에서 만들어지는 왜곡을 충분히 보상할 수 있다. 또한, 하나의 CaAs FET, 인덕터, 입 출력 정합회로, 그리고 바이어스회로로 구성되어, 회로가 간단하므로 넓은 대역폭에 걸쳐 선형화 특성과 온도 안정성을 갖는다. 그리고 소스 인덕터와 게이트 바이어스를 변화시킴으로써 원하는 왜곡 특성을 얻을 수 있는 장점을 갖는다. 제작한 predistorter에서, 주 증폭기에 의한 IM3가 10.61dBc이고, predistorter를 갖는 주 증폭기의 IM3가 21.91dBc이므로 약 11dB의 개선된 결과를 얻었다.