• Journal of Power Electronics
• /
• 제9권1호
• /
• pp.43-50
• /
• 2009

This paper deals with a novel solid state controller (NSSC) for an isolated asynchronous generator (IAG) feeding 3-phase 4-wire loads driven by constant power prime movers, such as uncontrolled pico hydro turbines. AC capacitor banks are used to meet the reactive power requirement of the asynchronous generator. The proposed NSSC is realized using a set of IGBTs (Insulated gate bipolar junction transistors) based current controlled 2-leg voltage source converters (CC- VSC) and a DC chopper at its DC bus, which keeps the generated voltage and frequency constant in spite of changes in consumer loads. The neutral point of the load is created using aT-configuration of the transformers. The IAG system is modeled in MATLAB along with Simulink and PSB (power system block set) toolboxes. The simulated results are presented to demonstrate the capability of the isolated generating system consisting of NSSC and IAG driven by uncontrolled pico hydro turbine and feeding 3-phase 4-wire loads.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.15-22
• /
• 2012

본 논문에서 공핍 모드 n-채널 InGaZnO 박막트랜지스터를 이용하여 소비전력이 낮은 스캔 구동 회로를 제안한다. 제안된 스캔 구동 회로는 단 2개의 클록 신호만을 사용하고 추가적인 마스킹 신호나 회로가 필요 없이 이웃하는 스캔 출력 간에 겹쳐짐이 없는 스캔 출력 신호를 만들어 낸다. 클록 신호를 줄임과 동시에 단락 전류를 줄임으로써 소비전력을 줄일 수 있었다. 모의 실험 결과 트랜지스터 문턱전압의 편차 범위가 -3.0 ~ 1.0V일 때에도 스캔 출력 신호가 정상적으로 출력됨을 확인하였다. XGA의 해상도를 갖는 디스플레이를 대상으로 양과 음의 전원 전압이 각각 15V, -5V이고 동작 주파수가 46KHz일 때, 스캔구동 회로의 소비전력이 4.89mW이다.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.659-664
• /
• 2006

본 논문에서는 $0.12{\mu}m$ 게이트 전극을 가진 metamorphic InAIAs/InGaAs high electron-mobility transistors (mHEMT)를 이용하여 제작된 60 GHz push-push 발진기의 특성을 고찰하였다. 전극 길이가 $0.12{\mu}m$ 인 mHEMT는 700 mA/mm의 최대 전류, 600 mS/mm의 최대 전달정수, 170 GHz $f_T$, 그리고 300 GHz 이상의 $f_{MAX}$ 등 우수한 특성을 나타내었다. 두 개의 $6{\times}50{\mu}m$ 크기를 가지는 mHEMT 를 이용하여 제작된 발진기는 59.5 GHz 에서 6.3 dBm의 출력 전력과 -35 dBc 이상의 기저 주파수 억압도를 나타내었다. 페이즈 노이즈 (phase noise)는 발진 주파수의 1 MHz 오프셋에서 -81.2 dBc/Hz 의 특성을 나타내었다. 본 연구 결과는 60 GHz 대역에서 mHEMT를 이용하여 제작된 push-push 발진기로는 최대 출력을 나타낸 결과이며, 이 연구 결과는 상용화와 저가격에 InP HEMT 보다 유리한 mHEMT를 이용하여 고출력 발진기 특성을 얻을 수 있음을 보여준다.

• 한국정보통신학회논문지
• /
• 제14권11호
• /
• pp.2541-2547
• /
• 2010

본 논문에서는 대기 상태에서 저전력 eFuse OTP 메모리 IP틀 구현하기 위해 속도가 문제가 되지 않는 반복되는 블록 회로에서 1.2V 로직 트랜지스터 대신 누설 (off-leakage) 전류가작은 3.3V의 MV (Medium Voltage) 트랜지스터로 대체하는 설계기술을 제안하였다. 그리고 읽기 모드에서 RWL (Read Word-Line)과 BL의 기생하는 커패시턴스를 줄여 동작전류 소모를 줄이는 듀얼 포트 (Dual-Port) eFuse 셀을 사용하였다. 프로그램 전압에 대한 eFuse에 인가되는 프로그램 파워를 모의실험하기 위한 등가회로를 제안하였다. 하이닉스 90나노 CMOS 이미지 센서 공정을 이용하여 설계된 512비트 eFuse OTP 메모리 IP의 레이아웃 크기는 $342{\mu}m{\times}236{\mu}m$이며, 5V의 프로그램 전압에서 42개의 샘플을 측정한 결과 프로그램 수율은 97.6%로 양호한 특성을 얻었다. 그리고 최소 동작 전원 전압은 0.9V로 양호하게 측정되었다.

• 한국전기전자재료학회논문지
• /
• 제37권4호
• /
• pp.400-406
• /
• 2024

Next-generation wide-bandgap semiconductors such as SiC, GaN, and Ga2O3 are being considered as potential replacements for current silicon-based power devices due to their high mobility, larger size, and production of high-quality wafers at a moderate cost. In this study, we investigate the gradual modulation of chemical composition in multi-stacked metal oxide semiconductor thin films to enhance the performance and bias stability of thin-film transistors (TFTs). It demonstrates that adjusting the Ga ratio in the indium gallium oxide (IGO) semiconductor allows for precise control over the threshold voltage and enhances device stability. Moreover, employing multiple deposition techniques addresses the inherent limitations of solution-processed amorphous oxide semiconductor TFTs by mitigating porosity induced by solvent evaporation. It is anticipated that solution-processed indium gallium oxide (IGO) semiconductors, with a Ga ratio exceeding 50%, can be utilized in the production of oxide semiconductors with wide band gaps. These materials hold promise for power electronic applications necessitating high voltage and current capabilities.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.115-121
• /
• 2013

본 연구에서는 TiInZnO(TiIZO)를 채널층으로 하는 thin film transistors(TFTs)를 제작하였다. TiIZO 층은 InZnO(IZO)와 Ti target을 이용하여 RF-magnetron co-sputtering system 방식으로 상온에서 증착하였으며, 어떠한 열처리도 하지 않았다. Ti의 첨가가 어떠한 영항을 주는지 연구하기 위해 X-ray diffraction(XRD), X-ray photoelectron spectroscopy(XPS) 분석을 시행하였으며, 전기적인 특성을 측정하였다. Ti의 첨가는 Ti target의 rf power 변화에 따라 달리하였다. Ti의 첨가가 전류점멸비에 큰 영향을 주는 것을 확인하였고, 이것은 Ti의 산화력이 In과 Zn보다 뛰어나 산소결함자리의 형성을 억제하기 때문이다. Ti의 rf power가 40W일 때 가장 좋은 특성을 나타냈으며, 전류점멸비, 전자이동도, 문턱전압, subthreshold swing이 각각 $10^5$, 2.09 [$cm^2/V{\cdot}s$]. 2.2 [V], 0.492 [V/dec.]로 측정되었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1995년도 추계학술대회 논문집
• /
• pp.158-162
• /
• 1995

We report rf and power characteristics of AlGaAs/GaAs Heterojunction Bipolar Transistor (HBTs) for X-band power applications. HBTs have been fabricated with polyimide a an interlayer dielectric. By characterizing the DC and RF characteristics we obtained the maximum current gain of 45, BV$\_$CEO/ of 10 V, fT of 30 GHz and f$\_$max/ of 17 GHz for device with 6x14$\mu\textrm{m}$$^2$emitter size. To extract accurate equivalent parameters, the De-embedded method was applied for extraction of parasitic parameters and the calculation of circuit equations for intrinsic parameters. Based on the Load-pull method, power characteristics was simulated and measured to get the maximum output power of the device.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.3-6
• /
• 2004

반도체 디자인, 공정 기술 및 패기지 기술의 발달에 따라 전력용 반도체는 소형화, 고성능화, 지능화하고 있다. 고속 구동이 용이한 때문에 MOSFET이나 IGBT등의 MOS-gate형 전력 반도체의 발전이 두드려지며, trench, charge balance, NPT 기술등이 패키지 기술과 더불어 이를 위한 주요 기술이 될것으로 보인다. SiC나 GaN등의 Wide Band Gap 물질들을 사용한 차세대 전력 반도체 연구도 활발히 진행되고 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.295-298
• /
• 1999

AlGaAs/InGaAs power P-HEMTS (Pseudo-morphic High Electron Mobility Transistors) with 1.0-${\mu}{\textrm}{m}$ gate length for PCS applications have been fabricated. We adopted single heterojunction P-HEMT structure with two Si-delta doped layer to obtain higher current density. It exhibits a maximum current density of 512㎃/mm, an extrinsic transconductance of 259mS/mm, and a gate to drain breakdown voltage of 12.0V, respectively. The device exhibits a power density of 657㎽/mm, a maximum power added efficiency of 42.1%, a linear power gain of 9.85㏈ respectively at a drain bias of 6.0V, gate bias of 0.6V and an operation frequency of 1.765㎓.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(5)
• /
• pp.69-72
• /
• 2000

This paper describes an SRAM write driver circuit which dissipates small power. The write driver utilizes a dual sized transistor structure to reduce operating current in the write cycle. In the case of higher voltage comparing to Vcc, only one transistor is active, while in the case of low Vcc two transistors are active so as to deliver the current twice. Thus though with the high voltage operation, the power consumption is reduced with keeping the speed in a given specification. Simulation results have verified the functionality of the new circuit and write power is reduced by 7 % per bit.