• 제목/요약/키워드: Power Consumption Information

검색결과 2,468건 처리시간 0.028초

Physicochemical Properties and Antioxidant Activities of gochujang with lotus leaf powder

  • Jin-Tae, Kim;Ji-Hyun, Kim
    • 한국컴퓨터정보학회논문지
    • /
    • 제28권2호
    • /
    • pp.181-190
    • /
    • 2023
  • 고추장은 우리나라 전통발효식품으로 시대의 변화에 따라 관능적 특성 이외에 건강지향적 기능성 또한 중요시 여기고 있다. 연잎은 생리활성 물질을 다량 함유하고 있어 항산화기능 뿐만 아니라 지질을 저하시키고, 포도당을 자극하는 인슐린을 분비하고 촉진하는 효과가 있다. 본 연구에서는 전통고추장에 연잎가루 1%, 3%, 5%를 첨가하여 연잎고추장을 제조하였다. 실험 결과 pH는 연잎 1% 첨가 고추장이 가장 높게 나타났고, 수분함량은 연잎 첨가량이 증가할수록 낮게 나타났으며, 점도는 연잎 5% 첨가 고추장이 15.61 dPa·s로 가장 낮게, 색도는 대조군이 가장 높게 나타났다. 염도는 연잎 3% 첨가 고추장이 가장 낮았으며, 당도는 연잎 첨가량이 증가할수록 감소하였다. 항산화능 측정 결과, 총 페놀과 총 플라보노이드 함량은 연잎 5% 첨가 고추장이 가장 높게 나타났으며, DPPH radical 소거능은 연잎 첨가량이 증가할수록 높았고, 환원력과 α-glucosidase 저해활성도는 연잎 3% 첨가 고추장이 가장 높았다. 고추장 제조시 연잎을 첨가하면 다른 고추장보다 높은 항산화능, 항당뇨 기능을 기대할 수 있다.

하드디스크 대용을 위한 공간적 스마트 버퍼 플래시 메모리 시스템 (Flash memory system with spatial smart buffer for the substitution of a hard-disk)

  • 정보성;이정훈
    • 한국컴퓨터정보학회논문지
    • /
    • 제14권3호
    • /
    • pp.41-49
    • /
    • 2009
  • 플래시 메모리는 저전력, 저렴한 가격, 그리고 대용량저장매체로 그 중요성 및 수요에 대한 요구가 증대되고 있다. 이 연구는 하드디스크 대용을 위한 플래시 메모리 시스템을 구현하기 위하여 공간적 스마트 버퍼시스템을 통한 적극적인 공간적 지역성의 동적 페칭으로 고성능 플래시 메모리 설계에 목적이 있다. 제안된 플래시 메모리 시스템은 시간적 지역성을 위한 희생 버퍼, 공간적 지역성을 위한 공간적 버퍼 그리고 동적 페칭 유닛으로 이루어져 있다. 우리는 적극적인 동적 페칭을 위해 새로운 페칭 알고리즘을 제안한다. 즉, 새로운 구조와 새로운 알고리즘을 통하여 하드디스크 대용의 플래시 메모리 사용시 고려되어져 야 할 플래시 메모리의 단점을 줄여 범용 및 미디어 응용군에서 모두 고성능 효과를 이룰 수 있었다. 시뮬레이션 결과평균 접근실패율의 경우 미디어 응용군에 대해 기존의 스마트 버퍼시스템에 비해 25%감소 효과를 얻을 수 있었고, 평균 메모리 접근 시간의 경우스마트 버퍼시스템에 비해 35% 감소 효과를 얻을 수 있었다. 일반 범용 응용군에서도 30% 이상의 향상된 평균 메모리 접근 시간을 보였다.

안전성 및 효율성 관점에서의 다목적 실선 실험 (Multi-Objective Onboard Measurement from the Viewpoint of Safety and Efficiency)

  • 이상원;;조익순
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2023년도 추계학술대회
    • /
    • pp.116-118
    • /
    • 2023
  • 최근 환경오염에 대한 규제 강화로 인해 선박 운항은 경제적이며 지속가능한 최적화 항법에 대한 필요성이 대두되고 있다. 하지만 기상예보 기술의 발전에도 불구하고, 여전히 잘못된 기상예보로 인한 악천후에 조우하는 선박 사고들은 지속적으로 발생하고 있다. 본 연구에서는 악천후에 조우하는 선박의 실태를 파악하고 분석하기 위해, 운항중인 선박의 정보를 측정하고자 하였다. 여기서 측정한 데이터의 종류는 항해 (위치, 속도, 방위, 타각 등) 및 엔진 (엔진 회전수, 출력, 축 추력, 연료 소비량) 관련 정보, 기상 상태 (바람, 파도), 선박운동 (선박종, 횡운동 등) 등의 정보들이 포함되었다. 실측 실험을 시행한 선박의 종류는 28,000 DWT급 벌크선, 63,000 DWT급 벌크선, 20,000 TEU급 컨테이너선, 12,000 TEU급 컨테이너선박이다. 각 선박의 실선실험은 여러 가지 종류의 데이터를 각각 취득하여 다목적으로 선박 운항에 관련한 연구들에 활용하고자 한다. 또한 실선실험 시의 해상 상태를 확인하기 위해, 파도 시뮬레이션 모델을 이용하여 방향성 파랑 스펙트럼 등을 재현하였다. 실선 실험의 데이터 취득 및 파도 시뮬레이션 결과 등을 통하여, 선박레이더를 이용한 정확한 파도정보 파악 및 화물 붕괴 사고 등에 대한 연구를 진행하고 있다. 이에 더불어, 선박운항의 안전성 및 효율성 관점에서 다양하게 활용될 것으로 기대된다.

  • PDF

CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 저 전력 0.13um CMOS ADC (A 10b 50MS/s Low-Power Skinny-Type 0.13um CMOS ADC for CIS Applications)

  • 송정은;황동현;황원석;김광수;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제48권5호
    • /
    • pp.25-33
    • /
    • 2011
  • 본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

뉴스기사를 이용한 소비자의 경기심리지수 생성 (Construction of Consumer Confidence index based on Sentiment analysis using News articles)

  • 송민채;신경식
    • 지능정보연구
    • /
    • 제23권3호
    • /
    • pp.1-27
    • /
    • 2017
  • 경제주체들의 경기상황에 대한 판단 및 전망은 경기변동에 영향을 미치므로 경기심리지수와 거시경제지표들 간에는 밀접한 관련성을 나타내는 것으로 알려져 있다. 경기선행지표로 국내에서 많이 사용되는 경기심리지수에는 소비자동향조사, 기업경기조사, 경제심리지수가 있다. 그러나 설문조사를 통해 생성된 지수는 자료의 성격상 속보성이 떨어지는 문제가 있다. 본 연구에서는 이러한 정형데이터의 한계를 보완할 수 있도록 비정형데이터에서 정보를 추출해 경기심리지수를 생성하고, 경제분석에서의 활용 가능성을 검토하였다. 민간소비와 관련된 실물지표에는 소매판매업지수와 서비스업생산지수를 사용하였고, 고용지표에는 고용률과 실업률을, 가격지표에는 소비자물가상승률과 가계의 대출금리를 사용하여 지표들 간의 추이 분석 및 시차구조 파악을 위한 교차상관분석을 수행하였다. 마지막으로 이들 지표들에 대한 예측 가능성을 점검하였다. 분석결과, 다른 지표들의 선행지수로 많이 사용되는 소비자심리지수와 비교해 선택 지표들과 높은 상관관계를 보이며, 1~2개월 선행한 것으로 나타났다. 예측력 또한 향상되어 텍스트데이터에서 생성한 소비자 경기심리지수의 유용성이 확인되었다. 온라인에서 생성되는 뉴스기사나 소셜 SNS 등의 텍스트 데이터는 속보성이 뛰어나고, 커버리지가 넓어 특정 경제적 이슈가 발생할 경우 이것이 경제에 미치는 영향을 빠르게 파악할 수 있다는 점에서 경기판단지표로써의 잠재적 가능성이 클 것으로 보인다. 경제분석에서 비정형데이터를 활용한 국내연구는 초기 단계지만 데이터의 유용성이 확인되면 그 활용도가 크게 높아질 것으로 기대한다.

충돌 정보와 m-bit인식을 이용한 적응형 RFID 충돌 방지 기법 (Adaptive RFID anti-collision scheme using collision information and m-bit identification)

  • 이제율;신종민;양동민
    • 인터넷정보학회논문지
    • /
    • 제14권5호
    • /
    • pp.1-10
    • /
    • 2013
  • RFID(Radio Frequency Identification)시스템은 하나의 RFDI리더, 다수의 RFID태그 장치들로 이루어진 비접촉방식의 근거리 무선 인식 기술이다. RFID태그는 자체적인 연산 수행이 가능한 능동형 태그와 이에 비해 성능은 떨어지지만 저렴한 가격으로 물류 유통에 적합한 수동형 태그로 나눌 수 있다. 데이터 처리 장치는 리더와 연결되어 리더가 전송받은 정보를 처리한다. RFID 시스템은 무선주파수를 이용해 다수의 태그를 빠른 시간에 인식할 수 있다. RFID시스템은 유통, 물류, 운송, 물품관리, 출입 통제, 금융 등 다양한 분야에서 응용되고 있다. 하지만 RFID시스템을 더욱 확산시키기 위해서는 가격, 크기, 전력소모, 보안 등 해결할 문제가 많다. 그 문제들 중에서 본 논문에서는 다수의 수동형 태그를 인식할 때 발생하는 충돌 문제를 해결하기 위한 알고리즘을 제안한다. RFID 시스템에서 다수의 태그를 인식하기 위한 충돌 방지 기법에는 확률적인 방식과 결정적인 방식 그리고 이를 혼합한 하이브리드 방식이 있다. 본 논문에서는 우선 기존에 있던 확률적 방식의 충돌방지기법인 알로하 기반 프로토콜과 결정적 방식의 충돌방지기법인 트리 기반 프로토콜에 대해 소개한다. 알로하 기반 프로토콜은 시간을 슬롯 단위로 나누고 태그들이 각자 임의로 슬롯을 선택하여 자신의 ID를 전송하는 방식이다. 하지만 알로하 기반 프로토콜은 태그가 슬롯을 선택하는 것이 확률적이기 때문에 모든 태그를 인식하는 것을 보장하지 못한다. 반면, 트리 기반의 프로토콜은 리더의 전송 범위 내에 있는 모든 태그를 인식하는 것을 보장한다. 트리 기반의 프로토콜은 리더가 태그에게 질의 하면 태그가 리더에게 응답하는 방식으로 태그를 인식한다. 리더가 질의 할 때, 두 개 이상의 태그가 응답 한다면 충돌이라고 한다. 충돌이 발생하면 리더는 새로운 질의를 만들어 태그에게 전송한다. 즉, 충돌이 자주 발생하면 새로운 질의를 자주 생성해야하기 때문에 속도가 저하된다. 그렇기 때문에 다수의 태그를 빠르게 인식하기 위해서는 충돌을 줄일 수 있는 효율적인 알고리즘이 필요하다. 모든 RFID태그는 96비트의 EPC(Electronic Product Code)의 태그ID를 가진다. 이렇게 제작된 다수의 태그들은 회사 또는 제조업체에 따라 동일한 프리픽스를 가진 유사한 태그ID를 가지게 된다. 이 경우 쿼리 트리 프로토콜을 이용하여 다수의 태그를 인식 하는 경우 충돌이 자주 일어나게 된다. 그 결과 질의-응답 수는 증가하고 유휴 노드가 발생하여 식별 효율 및 속도에 큰 영향을 미치게 된다. 이 문제를 해결하기 위해 충돌 트리 프로토콜과 M-ary 쿼리 트리 프로토콜이 제안되었다. 하지만 충돌 트리 프로토콜은 쿼리 트리 프로토콜과 마찬가지로 한번에 1비트씩 밖에 인식을 못한다는 단점이 있다. 그리고 유사한 태그ID들이 다수 존재할 경우, M-ary 쿼리 트리 프로토콜을 이용해 인식 하면, 불필요한 질의-응답이 증가한다. 본 논문에서는 이러한 문제를 해결하고자 M-ary 쿼리 트리 프로토콜의 매핑 함수를 이용한 m-비트 인식, 맨체스터 코딩을 이용한 태그 ID의 충돌정보, M-ary 쿼리 트리의 깊이를 하나 감소시킬 수 있는 예측 기법을 이용하여 성능을 향상시킨 적응형 M-ary 쿼리트리 프로토콜을 제안한다. 본 논문에서는 기존의 트리기반의 프로토콜과 제안하는 기법을 동일한 조건으로 실험하여 비교 분석 하였다. 그 결과 제안하는 기법은 식별시간, 식별효율 등에서 다른 기법들보다 성능이 우수하다.

열 에너지 그리드 연계운전의 운전 거동 특성 분석을 위한 방법론에 관한 연구 (A Study for the Methodology of Analyzing the Operation Behavior of Thermal Energy Grids with Connecting Operation)

  • 임용훈;이재용;정모
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제1권3호
    • /
    • pp.143-150
    • /
    • 2012
  • 본 연구에서는 스마트 열 그리드의 운영 특성 분석을 위한 기초적인 방법론과 해당 방법론에 근거한 열 그리드 연계운전 분석 시뮬레이션 프로그램에 대해 소개하고자 하며, 특히 기존의 광역 열에너지네트워크에 해당하는 집단에너지 시스템 인근에 소규모 열 그리드가 신규로 연계되어 운전될 경우에 대한 각 시스템별 운영특성 및 주요 운전 변수에 대한 상호 영향에 대해 면밀히 살펴볼 수 있는 시뮬레이션 방법론에 대해 고찰해보고자 한다. 본 연구에서 열 그리드 간 연계운전에 따른 기존의 규모가 큰 열 그리드에 대한 영향은 해당 그리드의 연간 시각별 운영 실적 데이터를 바탕으로 한 경험적 상관관계식을 도출하여 간략히 모델링하고자 하였으며, 신규 그리드에 설치, 운영되는 열원 설비들에 대한 운전 특성은 실제 제품의 운전부하별 운전효율 자료에 대한 DB를 구축, 사용함으로서 시뮬레이션 분석 결과의 신뢰도를 제고하고자 하였다. 또한 본 시뮬레이션 프로그램에서는 해당 수요처의 에너지부하 예측에 있어 건물 유형별로 연간, 시각별로 실측한 데이터를 기반으로 수립된 단위 에너지부하 모델을 이용, 예측함으로써 운전시뮬레이션을 통한 최적화 분석 결과의 신뢰성을 확보하고자 하였다. 본 연구에서 기 제안된 방법론 및 이에 근거한 시뮬레이션 분석 결과로부터 그리드 상호간 열 거래에 기반한 복수의 열 그리드 운전 특성 분석 방법의 효용성을 확인할 수 있었으며, 향후 수요자 및 열 에너지 공급자간 다양한 정보의 공유를 근간으로 하는 IT 기반 스마트 열 그리드 최적화 분석으로의 확장을 위한 기초 자료를 확보할 수 있었다.

NAND 플래시 메모리 저장 장치에서 블록 재활용 기법의 비용 기반 최적화 (Cost-based Optimization of Block Recycling Scheme in NAND Flash Memory Based Storage System)

  • 이종민;김성훈;안성준;이동희;노삼혁
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제13권7호
    • /
    • pp.508-519
    • /
    • 2007
  • 이동기기의 저장 장치로 사용되는 플래시 메모리는 이제 SSD(Solid State Disk) 형태로 노트북 컴퓨터까지 그 적용 범위가 확대되고 있다. 이러한 플래시 메모리는 무게, 내충격성, 전력 소비량 면에서 장점을 가지고 있지만, erase-before-write 속성과 같은 단점도 가진다. 이러한 단점을 극복하기 위하여 플래시 메모리 기반 저장 장치는 FTL(Flash-memory Translation Layer)이라는 특별한 주소 사상 소프트웨어를 필요로 하며, FTL은 종종 블록을 재활용하기 위하여 병합 연산을 수행해야 한다. NAND 플래시 메모리 기반 저장 장치에서 블록 재활용 비용을 줄이기 위해 본 논문에서는 이주 연산이라는 또 다른 블록 재활용 기법을 도입하였으며, FTL은 블록 재활용시 이주와 병합 연산 중에서 비용이 적게 드는 연산을 선택하도록 하였다. Postmark 벤치마크와 임베디드 시스템 워크로드를 사용한 실험 결과는 이러한 비용 기반 선택이 플래시 메모리 기반 저장 장치의 성능을 향상시킬 수 있음을 보여준다. 아울러 이주/병합 연산이 조합된 각 주기마다 블록 재활용 비용을 최소화하는 이주/병합 순서의 거시적 최적화의 해를 발견하였으며, 실험 결과는 거시적 최적화가 단순 비용 기반 선택보다 플래시 메모리 기반 저장 장치의 성능을 더욱 향상시킬 수 있음을 보여준다.

FMCW Radar를 이용한 선박 탐지 및 추적 기법 구현 (Algorithm Implementation for Detection and Tracking of Ships Using FMCW Radar)

  • 홍단비;양찬수
    • 한국해양환경ㆍ에너지학회지
    • /
    • 제16권1호
    • /
    • pp.1-8
    • /
    • 2013
  • 본 연구에서는 FMCW 레이더를 이용해 수평적인 해상 감시를 위한 선박 탐지 및 추적 기법을 개발하였다. FMCW레이더는 일반적으로 웜업(warm-up) 시간이 짧고 날씨나 대기상태에 영향을 받지 않으며 가볍고 사용 편의성이 높기 때문에 해상 감시 분야에서 중요한 역할을 할 수 있다. 본 논문에서는 X-밴드 FMCW 레이더의 데이터 처리 기법과 선박 탐지 및 추적 알고리듬 구현 결과를 소개한다. 선박 탐지는 원시자료(spoke)에서 합성된 프레임 데이터를 사용하여 육지부분을 제거한 후 형태학적 처리 기법을 이용한 임계치가 적용되었다. 선박의 추적은, 선박의 예상 최대선속(19 kn)과 프레임간의 시간간격(5 sec)을 고려하여 다음 프레임에서의 선박의 위치를 예상하는 탐색창(search-window)을 사용하였다. 평택항에서 실시된 실험에서 실제 운항중인 다섯 척의 선박이 사용되었으며, 이중 25 m 이상인 선박의 경우 완벽하게 탐지되었고, 소형 어선의 경우 평균적으로 85.38%의 탐지율을 보였다. 어선의 낮은 탐지율은 부이 주변을 항해할 때 주로 발생하였으며, 재질이 유리섬유강화플라스틱(FRP)이며 선박 높이가 낮은 것이 원인으로 판단된다. 추적기법에 의한 결과와 선박자동식별장치(Automatic Identification System) 비교를 통해 각 선박의 추적은 잘 이루어진 것으로 확인되었으며, 추적률은 평균적으로 95.12%이었으며, 길이 25 m 이상 선박의 추적률은 100%이었다. 향후 소형어선에 대한 탐지와 추적기법 향상을 위한 알고리듬 개선이 요구된다.

지상파 DMB 모뎀용 R2SDF/R2SDC 하이브리드 구조의 FFT/IFFT 코어 설계 (A Design of FFT/IFFT Core with R2SDF/R2SDC Hybrid Structure For Terrestrial DMB Modem)

  • 이진우;신경욱
    • 대한전자공학회논문지SD
    • /
    • 제42권11호
    • /
    • pp.33-40
    • /
    • 2005
  • 본 논문에서는 지상파 DMB 단말기 모뎀의 핵심 기능블록으로 사용되는 FFT/IFFT 코어(FFT256/2k)를 설계하였다. 설계된 코어는 Eureka-147 전송 규격에 명시된 4가지 전송모드를 지원할 수 있도록 256/512/1204/2048점 FFT/IFFT를 선택적으로 수행하도록 설계되었다. R2SDF와 R2SDC 구조를 혼합하여 적용함으로써 메모리 용량을 최소화 하였으며, R2SDC 단일 구조로 구현한 경우에 비해 메모리 크기를 약 $62\%$ 감소시켰다. 또한 TS_CBFP(Two Step Convergent Block Floating Point)를 사용하여 SQNR를 향상시켰으며, 50MHz(a)2.5-V로 동작하는 경우 2048점 FFT/IFFT 연산에 $41-\;{\mu}s$가 소요되었다 Verilog-HDL로 설계된 코어는 $0.25-\;{\mu}m$ CMOS Cell 라이브러리로 합성한 결과 약 68,400개의 게이트와 58,130 비트의 메모리로 구현되었으며, switching activity를 산출하여 전력소모를 측정한 결과 2048점 FFT의 경우 113-mW의 전력을 소모하는 것으로 추정되었다. 설계된 코어를 FPGA에 구현하여 동작시킨 결과 정상 동작을 검증하였으며, 전체 평균 50-dB 이상의 SQNR 성능을 보였다.