• 디지털산업정보학회논문지
• /
• 제12권2호
• /
• pp.7-14
• /
• 2016

In this paper presents a low power algorithm using a feasible cluster generation method considered glitch. The proposed algorithm is a method for reducing power consumption of a given circuit. The algorithm consists of a feasible cluster generation process and glitches removal process. So that glitches are not generated for the node to which the switching operation occurs most frequently in order to reduce the power consumption is a method for generating a feasible cluster. A feasible cluster generation process consisted of a node value set, dividing the node, the node aligned with the feasible cluster generation. A feasible cluster generation procedure is produced from the highest number of nodes in the output. When exceeding the number of OR-terms of the inputs of the selected node CLB prevents the signal path is varied by the evenly divided. If there are nodes with the same number of outputs selected by the first highest number of nodes in the input produces a feasible cluster. Glitch removal process removes glitches through the path balancing in the same manner as [5]. Experimental results were compared with the proposed algorithm [5]. Number of blocks has been increased by 5%, the power consumption was reduced by 3%.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.437-444
• /
• 2010

오디오 데이터는 주로 아날로그 방식 또는 간단한 프로토콜을 이용하여 전달되었다. 그러나 디지털 멀티미디어 기기들이 발전함에 따라 하나의 기기 안에 많은 오디오 디바이스들이 집적되었고 이에 따라 연결에 사용되는 개별선들의 개수가 많아져 복잡해졌다. 기존의 $I^2S$, PCM과 같은 오디오 인터페이스는 점대점 방식을 사용하여 디바이스의 연결이 많아질수록 버스 라인의 증가와 전력 소비가 커지게 된다. 본 논문에서는 2선만을 사용한 공통 버스방식의 디지털 오디오 인터페이스를 설계하여 선의 개수를 줄었으며, 또한 전력 소모를 줄일 수 있는 클록 기어라는 방법을 사용하였다. 버스의 전력 소비를 점대점 방식과 비교한 결과 최소 3개 이상의 오디오 디바이스를 사용할 경우 30% 이상의 전력 소모 감소 효과를 갖는다

• 한국정보처리학회논문지
• /
• 제7권2호
• /
• pp.470-476
• /
• 2000

본 논문은 소자 수준의 설계방법 보다아키텍쳐와 같은사위수준의 설계방법을 적용하여 IP(Intellectual Property)에 활용하기 적합한 저전력 마이크로콘트롤러 코어 설계를 다루었다. 스위칭 캐패시턴스를 줄이기 위하여 자주 사용되는 레지스터 전달 마이크로 오퍼레이션에 레지스터간의 직접적인 전달 구조를 적용하였다. 입력데이터의 상승예지 시간을 줄이기 위하여 분산 버퍼구조를 제안하였다. 또한 성능저하 없이 소비전력을 줄이기 위하여 파이프라인 구조에 적용된다. 본 논문에서는 CISC 명령어를 처리하기에 적합한 파이프라인이 설계되었다. 설계된마이크로콘트롤러는 전력소모를 20%정도 감소시켰다. 전력소모를 측정하기 위해서는 SYNOPSYS의 EPIC powermill과 현대 0.6um CMOS 파라메터를 적용하였다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.1-10
• /
• 1999

저전력으로 동작하고 24리드 SSOP에 실장할 수 있는 2.4 GHz 송수신 MMIC를 1.0㎛ 이온주입 MESFET공정으로 제작하였다. 이MMIC는 송신모드일 때 2.44 GHz에서 3.9 mA의 전류를 소모하였으며 이때 변환이득은 7.5㏈, 출력 IP3는 -3.5 ㏈, 잡음지수는 3.9㏈이었다. 수신모드일 때는 소모전류 2.0mA로 전압검출도 6.5 mV/μW를 나타내었다. 그동안 발표된 다른 MMIC가 우수한 성능을 가지고 있음을 알 수 있었으며 2.4 GHz의 ISM 대역에서 간단한 방식의 무선랜, WLL, RFID 등으로 응용될 것이 기대된다.

• 한국컴퓨터정보학회논문지
• /
• 제23권10호
• /
• pp.65-72
• /
• 2018

In this paper, we used LSTM as a method to detect abnormal behavior of motors. We fixed the high layout size to 1 and changed the range of the input values and the neural network structure to see what change in power consumption prediction. Now, as the fourth industrial revolution era, smart factories are attracting attention. All the physical actions of smart factories are done using motors. Continuous monitoring of motor malfunctions helps to detect malfunctions and efficient operation. However, it is difficult to acquire the power consumption constantly due to the influence of the noise. We have experimented with a simple experimental environment, a method of predicting similarity to input data by adjusting the range of the input data or by changing the neural network structure.

• 자원ㆍ환경경제연구
• /
• 제18권2호
• /
• pp.191-215
• /
• 2009

시장에는 다양한 속성과 가격의 제품이 동시에 존재하고 있으며, 소비자가 이 제품들 중에서 어떠한 제품을 선택했는지 살펴봄으로써 그 소비 행위가 어느 정도 효율적이었는지 판단할 수 있다. 본 연구에서는 소비 효율성을 가격과 속성의 관점에서 정의하고, DEA 기법을 이용하여 한국의 주요 정보통신 및 전력 제품에 대한 소비자 효율성을 측정하고자 하였다. 분석 결과 에어컨, TV, 디지털 카메라, MP3 플레이어, 컴퓨터 시장에서는 상대적 효율성이 낮은 제품이 많이 선택된 반면, 냉장고와 세탁기 시장에서는 소비자의 효율성 분포가 정규 분포에 가까운 형태로 나타났다. 또한 정보 구득 관련 항목에 대한 설문 결과를 함께 고려하여 제품별 효율성 차이를 설명하고자 하였으며, 마지막으로 개별 소비자의 효율성과 특성 변수가 전력 사용량에 미치는 영향을 분석하였다. 본 연구는 소비 효율성이라는 개념을 정량적으로 측정하여 해당 제품의 시장에 대한 유용한 정보를 제공할 수 있으며, 제품의 구매와 에너지 사용을 함께 고려함으로써 분석의 범위를 확대하였다는 점에서 의의가 있다.

• Journal of Information Processing Systems
• /
• 제7권1호
• /
• pp.93-102
• /
• 2011

In deeply scaled CMOS technologies, two major non-ideal factors are threatening the survival of the CMOS; i) PVT (process, voltage, and temperature) variations and ii) leakage power consumption. In this paper, we propose a novel post-silicon tuning methodology to scale optimum voltage and frequency "dynamically". The proposed design technique will use our PVT sensor circuits to monitor the variations and based on the monitored variation data, voltage and frequency will be compensated "automatically". During the compensation process, supply voltage is dynamically adjusted to guarantee the minimum total power consumption without violating the frequency requirement. The simulation results show that the proposed technique can reduce the total power by 85% and the static power by 53% on average for the selected ISCAS'85 benchmark circuits with 45 nm CMOS technology compared to the results of the traditional PVT compensation method.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.2269-2270
• /
• 2008

Zigbee that is the wireless personal area networks communication technology for low power consumption is low-cost, low-power consumption, and small size and program code. From the present paper symbol and chip sequence of existing Zigbee module undergarment PN code generators which are a 1:1 mapping method it uses shift register and it plans the method which it proposes. The experimental result used Xilinx ISE and it measured synthesis and timing and power.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.145-151
• /
• 2013

In this paper, a low power, small area cyclic time-to-digital converter in All-Digital PLL for DVB-S2 application is presented. Coarse and fine TDC stages in the two-step TDC are shared to reduce the area and the current consumption maintaining the resolution since the area of the TDC is dominant in the ADPLL. It is implemented in a 0.13 ${\mu}m$ CMOS process with a die area of 0.12 $mm^2$. The power consumption is 2.4 mW at a 1.2 V supply voltage. Furthermore, the resolution and input frequency of the TDC are 5 ps and 25 MHz, respectively.

• 한국통신학회논문지
• /
• 제36권4B호
• /
• pp.412-421
• /
• 2011

선박경제운항이란 기상예측정보를 활용하여 연료소모량을 최소화하도록 선박을 운항하는 것으로서 최근 많은 시스템이 이를 위해 연구되고 있다. 기존의 시스템에서는 문제의 복잡성을 줄이기 위해 엔진의 출력을 고정하거나 속력을 일정하게 운항한다는 가정을 기반으로 접근하고 있다. 그러나 엔진출력을 잘 조절한다면 더 좋은 기상환경에서 선박이 운항할 수 있게 되어 연료소모량을 더욱 줄일 수 있다. 본 논문에서는 진화전략 알고리즘을 사용하여 항로의 세부구간별로 최적출력을 탐색할 수 있는 새로운 경제운항시스템을 제안하였다. 또한, 지리적 최단 경로를 찾을 수 있는 $A^*$ 알고리즘과 곡선 표현의 자유도를 높일 수 있는 방법을 사용함으로써 임의의 출발지와 목적지에 대해서 제안된 경제운항시스템을 적용할 수 있도록 하였다. 총 36가지의 운항 시나리오에 대해서 이 논문에서 제안된 시스템의 성능을 기존의 출력고정 운항방법과 비교한 결과, 운항소요시간은 거의 차이가 없으면서도 연료소모량을 평균적으로 1.3%, 최대로는 5.6% 개선시킬 수 있음을 관찰하였다.