• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.995-997
• /
• 1998

The experimental optical cross-connect based on delivery and coupling switch features all-optical property. It consists of erbium-doped fiber amplifiers, arrayedwaveguide gratings, optical switches and optical combiners. In 4 channel wavelength division multiplexing with 1.6 nm spacing, the difference in power level among channels for output signals from the optical cross-connect was within 2 dB.

• 한국광학회지
• /
• 제31권5호
• /
• pp.218-222
• /
• 2020

본 연구에서는 편광 유지 광섬유 기반의 고출력 이터븀 첨가 광섬유 증폭기를 이용하여 고품질의 2 kW급 출력을 갖는 파장제어 빔 결합 레이저를 구현하였다. 파장제어 빔 결합을 위하여 광섬유 증폭기의 발진 파장은 각각 1062 nm, 1063 nm, 1064 nm, 1065 nm, 1066 nm로서 서로 다른 값을 갖는다. 협대역 광섬유 레이저 증폭 시 발생하는 유도 브릴루앙 산란 비선형 효과를 완화하기 위해 시드 광원은 유사이진난수 신호(pseudo-random bit sequence, PRBS)를 이용하여 위상 변조된 5 GHz의 협대역 선폭을 갖도록 하였으며 전송광섬유는 30 ㎛ 코어 크기를 가지는 대면적 편광 유지 광섬유를 이용하였다. 파장제어 빔 결합으로 얻은 레이저의 최대 출력은 2.3 kW이며 빔 품질(M²)은 1.74이었다.

• 한국전자파학회논문지
• /
• 제18권10호
• /
• pp.1157-1162
• /
• 2007

본 논문에서는 전력 증폭기를 효과적으로 모델링하기 위한 E-TDLNN(Expanded-Tapped Delay Line Neural Network) 방식을 제안하였다. 이 방식은 전력 증폭기의 메모리 효과를 효과적으로 제시한 TDLNN 방식에 외부 변화 인자인 게이트 바이어스를 불변(invariant) 입력으로 추가한 후 측정된 전력 증폭기의 출력 스펙트럼을 목표치로 신경망을 통해 학습시킴으로써 전력 증폭기를 모델링하는 방식이다. 제안한 방식의 타당성을 증명하기 위해 주 증폭기의 게이트 바이어스를 $3.4{\sim}3.6V$ 범위에서 0.01 V 스텝으로 변화시키며 측정한 여러 데이터 중 3.45 V와 3.50 V에 대해 학습시킨 후, 게이트 바이어스가 3.40 V, 3.48 V, 3.53 V, 3.60 V인 경우에 대하여 출력을 예측한 결과 실제 출력과 거의 동일한 신호를 예측할 수 있었다.

• 한국통신학회논문지
• /
• 제29권2A호
• /
• pp.166-173
• /
• 2004

위성 통신 시스템은 지상국과 위성에서 고출력의 비선형 HPA(high power amplifiers)를 사용하게 된다. 그러므로 HPA의 비선형성이 통신 시스템에 미치는 영향을 고려하는 것이 중요하다. 본 연구는 비선형성 HPA에 의한 전력 스펙트럼 밀도 변화와 IBO(input back-off)에 따라 신호의 왜곡과 하모닉 성분의 크기 변화를 구한다. 그리고 BPSK 위성 통신 시스템에서, HPA에 의한 인접 채널 간섭(ACI : adjacent channel interference) 및 외부 재밍 간섭 등에 의한 동일채널 간섭(CCI : co-channel interference)를 고려하여 성능분석을 한다. 일정한 uplink SNR(signal to noise power ratio), uplink SIR(signal to co-channel interference power ratio), downlink SIR인 상황에서, 인접 채널 간섭의 크기에 따른 BER 성능 변화를 구한다. 위성에만 비선형 HPA가 있을 경우는, 비선형에 의한 인접 채널 간섭의 크기에 따라 성능에 많은 차이가 있음을 확인하였다. 그리고 지상국과 위성에서 모두 비선형 왜곡이 있을 때, CCI와 인접 채널 간섭에 의하여 더욱 성능이 저하된다.

• Journal of the Optical Society of Korea
• /
• 제7권3호
• /
• pp.135-138
• /
• 2003

A chirped-pulse amplification femtosecond Ti:sapphire laser operating at 1 KHz has been developed. The laser system consisted of a long-cavity femtosecond oscillator, a four-pass grating pulse stretcher, two multi-pass amplifiers and a double-pass grating pulse compressor. Thermal lensing at the amplifiers was reduced by cooling Ti:sapphire crystals using Peltier coolers. Gain narrowing and residual phase errors were compensated for by the use of an acousto-optic pulse shaper. The final laser output had an energy per pulse of 2.0 mJ and a pulse duration of 19.5 fs, reaching 0.1 TW at 1 KHz.

• ETRI Journal
• /
• 제28권3호
• /
• pp.386-388
• /
• 2006

Monolithic SiGe heterojunction bipolar transistor (HBT) variable gain amplifiers (VGAs) with a feedforward configuration have been newly developed for 5 GHz applications. Two types of the feedforward VGAs have been made: one using a coupled-emitter resistor and the other using an HBT-based current source. At 5.2 GHz, both of the VGAs achieve a dynamic gain-control range of 23 dB with a control-voltage range from 0.4 to 2.6 V. The gain-tuning sensitivity is 90 mV/dB. At $V_{CTRL}$= 2.4 V, the 1 dB compression output power, $P_{1-dB}$, and dc bias current are 0 dBm and 59 mA in a VGA with an emitter resistor and -1.8 dBm and 71mA in a VGA with a constant current source, respectively.

• ETRI Journal
• /
• 제45권4호
• /
• pp.690-703
• /
• 2023

Multistage amplifiers have become appropriate choices for high-speed electronics and data conversion. Because of the large number of high-impedance nodes, frequency compensation has become the biggest challenge in the design of multistage amplifiers. The new compensation technique in this study uses two differential stages to organize feedforward and feedback paths. Five Miller loops and a 500-pF load capacitor are driven by just two tiny compensating capacitors, each with a capacitance of less than 10 pF. The symbolic transfer function is calculated to estimate the circuit dynamics and HSPICE and TSMC 0.18 ㎛. CMOS technology is used to simulate the proposed five-stage amplifier. A straightforward iterative approach is also used to optimize the circuit parameters given a known cost function. According to simulation and mathematical results, the proposed structure has a DC gain of 190 dB, a gain bandwidth product of 15 MHz, a phase margin of 89°, and a power dissipation of 590 ㎼.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.122-130
• /
• 2015

This paper presents a 6 Gb/s 4-channel arrayed transimpedance amplifiers (TIA) with the gain control for 4-channel passive optical network in $0.13{\mu}m$ complementary metal oxide semiconductor (CMOS) technology. A regulated cascode input stage and inductive-series peaking are proposed in order to increase the bandwidth. Also, a variable gain control is implemented to provide flexibility to the overall system. The TIA has a maximum $98.1dB{\Omega}$ gain and an input current noise level of about 37.8 pA/Hz. The die area of the fabricated TIA is $1.9mm{\times}2.2mm$ for 4-channel. The power dissipation is 47.64 mW/1ch.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권1호
• /
• pp.28-35
• /
• 2007

This paper presents a high-speed flash analog-to-digital converter (ADC) for ultra wide band (UWB) receivers. In this flash ADC, the interpolating technique is adopted to reduce the number of the amplifiers and a linear and wide-bandwidth interpolating amplifier is presented. For this ADC, the transistor size for the cascaded stages is inversely scaled to improve the trade-off in bandwidth and power consumption. The active inductor peaking technique is also employed in the pre-amplifiers of comparators and the track-and-hold circuit to enhance the bandwidth. Furthermore, a digital-to-analog converter (DAC) is embedded for the sake of measurements. This chip has been fabricated in $0.13{\mu}m$ 1P8M CMOS process and the total power consumption is 113mW with 1V supply voltage. The ADC achieves 4-bit effective number of bits (ENOB) for input signal of 200MHz at 5-GSample/sec.

• 한국통신학회논문지
• /
• 제19권4호
• /
• pp.669-678
• /
• 1994

본 논문에서는 QAM 신호를 전송하는 디지털 통신 시스템에서 고출력 증폭기(HPA)의 비선형성을 보상하기 위한 메모리 있는 데이터 사전왜곡 방법을 제안한다. 메모리 없는 HPA의 비선형성을 줄이기 위해 구현된 종래의 데이터 사전왜곡 방법에 비해, 본 논문에서 제안된 방법은 신호 성상도의 비선형 왜곡(warping)을 줄여 줄 뿐만 아니라 메모리 있는 전송 펄스 형성 필터로 인해 일어나는 심볼의 군집(cluster)을 원래의 심볼로 보상한다. 본 논문에서는 사전왜곡단의 메모리 크기를 줄이기 위해 QAM 신호 성상도의 대칭성을 고려하여 modulo-4 연산을 이용한다.