• 한국통신학회논문지
• /
• 제29권7C호
• /
• pp.915-920
• /
• 2004

본 논문에서는 비주기 자기상관 특성의 중요한 지표가 되는 merit factor의 관점에서 가장 우수한 비주기 자기상관 특성을 갖는 새로운 다중 위상 부호열(polyphase sequence)을 제안한다. 또한, 정수 환(integer residue ring)에서 LFSR(Linear Feedback Shift Register)을 이용한 일반적인 다중 위상 부호열 생성기를 제안하고 제안된 생성기에 기반한 다중 위상 부호열의 선형 복잡도를 분석한다.

• 융합신호처리학회논문지
• /
• 제8권3호
• /
• pp.163-170
• /
• 2007

본 논문에서는 bicubic 방법보다 하드웨어 구조는 간단하면서 확대 이미지는 더욱 선명한 polyphase scaler를 제안하였다. 제안된 시스템은 새로운 픽셀을 얻기 위해서 디지털 필터의 group delay를 이용하여 해상도를 확대하는 방식을 사용하였으며 bicubic 방법과 비교하여 더 좋은 성능을 가지면서 하드웨어 구조를 간단히 하여 모바일 기기 등에 쉽게 적용이 가능하도록 설계하였다. 기존 polyhpase 필터는 해상도 확대시 영상을 흐릿하게 하는 blurring 노이즈가 발생하는 문제점을 가지고 있었다. 그래서 입력 신호의 고주파 성분을 증폭시키도록 Polyphase 필터를 boost-up 필터로 수정하여 보다 선명한 결과를 얻을 수 있었다. 본 논문에서 제안하는 polyphase scaler는 Xilinx Virtex2 FPGA를 이용하여 하드웨어 검증을 수행하였다. 제안된 polyphase scaler는 핸드폰 카메라의 디지털 줌으로 사용되어 질 수 있다.

• 융합신호처리학회논문지
• /
• 제7권2호
• /
• pp.65-72
• /
• 2006

디지털신호처리에 있어서 신호의 다상분해(polyphase decomposition)는 멀티레이트(multirate) 시스템 구현에 있어서 다양한 용도로 사용된다. 특히 디지털 필터설계 등에 있어서 다채널 신호를 제공함으로써 병열연산을 가능하게 하여 알고리즘의 성능을 개선하는데 특히 유용하다. 일반적으로 다상분해신호는 원신호를 다운샘플링을 위해 데시메이션(decimation)하기 때문에 원신호에 비해 많은 고주파 성분을 포함하여 주파수 대역이 확장되는 경향이 있다. 이러한 성질은 다상분해신호의 활용, 즉 디지털 신호처리 시스템의 구조나 성능에 상당한 제약을 초래한다. 따라서 본 연구에서는 다상분해신호에 대한 완전 대역압축 및 복원 방법을 이론적으로 제시하고 Matlab 시뮬레이션을 통하여 그 유효성을 확인한다.

• 한국항공우주학회지
• /
• 제42권7호
• /
• pp.610-615
• /
• 2014

통신위성 중계기에서 효과적인 다중채널 처리를 위하여 여러 가지 필터뱅크들이 사용되어져 왔다. 특히 구현의 간단함으로 인하여 대역폭이 일정한 복수의 다중채널을 다루는 경우 다상 DFT 필터뱅크가 광법위하게 사용되어져 왔다. 하지만 주파수도약 통신위성 중계기에서 Polyphase DFT 필터뱅크를 사용하여 다중채널 처리를 할 경우 주파수 도약 홉과 홉 사이에서 발생하는 비정상적인 과도기 응답으로 인하여 다상 DFT 필터뱅크의 사용에 있어 제약이 발생할 수 밖에 없다. 본 논문에서는 주파수 도약 환경에서의 비정상적인 다상 DFT 필터뱅크의 과도기 응답을 분석하고 해당 문제를 해결 할 수 있는 방법을 제시하며 모의실험을 통하여 제안된 방법의 효율성을 보인다.

• 융합신호처리학회논문지
• /
• 제11권3호
• /
• pp.238-243
• /
• 2010

A new implementation method for MPDSAP(Maximally Polyphase Decomposed Subband Affine Projection) adaptive filter is proposed. The affine projection(AP) adaptive filter achieves fast convergence speed, however, its implementation is so expensive because of the matrix inversion for a weight-updating of adaptive filter. The maximally polyphase decomposed subband filtering allows the AP adaptive filter to avoid the matrix inversion, moreover, by using a pipelining technique, the simple subband structured AP is suitable for VLSI implementations concerning throughput, power dissipation and area. Computer simulations are presented to verify the performance of the proposed algorithm.

• 한국정보통신학회논문지
• /
• 제17권4호
• /
• pp.789-796
• /
• 2013

시간에 따라 중심주파수를 바꾸는 도약신호를 도약주기, 도약 주파수 등에 대한 정보 없이 검출하는 것은 대단히 어렵다고 알려져 있다. 본 논문에서는 도약 신호가 존재하는 광대역 샘플링 신호로부터 도약신호의 중심주파수, 도약 주기 등의 정보를 검출하는 알고리즘을 제안하였다. 도약 신호를 검출하기 위한 일반적인 방법으로는 다수의 협대역 필터가 필요하지만 이러한 구현은 비효율적이므로 본 논문에서는 다상 DFT 필터뱅크를 도입하였다. 또한 다상 DFT 필터뱅크의 출력으로부터 도약신호를 검출하는 알고리즘을 제안하였다. 제안하는 검출 알고리즘은 메모리 사이즈나 구현 복잡도를 줄이기 위해 이진 이미지 신호처리에 기반하여 개발되었다. 제안하는 알고리즘의 성능은 모의실험과 FPGA (field programmable gate array) 구현을 통하여 확인하였다.

• 한국통신학회논문지
• /
• 제23권7호
• /
• pp.1707-1717
• /
• 1998

본 논문에서는 협대역 신호가 CDMA(Code Division Multiple Access)시스템과 동일한 주파수대역을 공유하는 할 때, 협대역 신호를 억제하여 CDMA시스템 성능을 향상시키는 방식에 대해서 연구하였다. 협대역 재머 신호를 억제하기 위해서 Multirate 기술을 이용한 polyphase 여파기를 제안하였으며, 현 IS-95의 47텝의 FIR 여파기와 함께 ASIC으로 구현하기 용이하여 순방향 채널에서 재머를 억제하는 방법으로 적합하였다. 재머 억제는 polyphase 여파기를 사용하여 2단계로 총 64개의 채널로 수신신호를 분리하여 각 부채널의 수신전력을 측정한 후 재머가 존재 하는 대역을 결정하고 결정된 부채널을 억제하여 BER율 향상시켰다. 선행측정 여파기를 사용한 결과[1]보다는 최대 O.8dB 정도가 성능저하가 있었으나, 부채널 수를 증가시켜 보다 섬세한 부채널 억제방식을 쓰면 보다 성능이 향상될 수 있고, 순방향 채널에서 재머 억제 방식으로 채택하면, 역방향에 대해서, 재머 억제 후 저하된 성능을 보상하기 위한 기술이 수월하다.

• ETRI Journal
• /
• 제25권5호
• /
• pp.345-355
• /
• 2003

In this paper, we propose a method for designing a class of M-channel, causal, stable, perfect reconstruction, infinite impulse response (IIR), and parallel uniform discrete Fourier transform (DFT) filter banks. It is based on a previously proposed structure by Martinez et al. [1] for IIR digital filter design for sampling rate reduction. The proposed filter bank has a modular structure and is therefore very well suited for VLSI implementation. Moreover, the current structure is more efficient in terms of computational complexity than the most general IIR DFT filter bank, and this results in a reduced computational complexity by more than 50% in both the critically sampled and oversampled cases. In the polyphase oversampled DFT filter bank case, we get flexible stop-band attenuation, which is also taken care of in the proposed algorithm.

• 대한전자공학회논문지
• /
• 제26권2호
• /
• pp.1-9
• /
• 1989

本 硏究에서는 多相回路와 高速 DCT를 利用한 12채널의 TDM/FDM 相互變煥 시스템의 單純化 方法 및 變煥時間을 短縮시키는 方法 다루었다. 多相回路의 原試型필터는 補間 FIR 필터의 設計技法을 適用하여 設計되었다. 그리고 DCT의 高速알고리듬과 補間 FIR 필터의 線型 位相特性 때문에 나타나는 係數間의 對稱性을 活用한 結果, 變煥時間의 大部分을 차지하는 곱셈回數가 $0.1640{\times}10^6$Multiplications/sec.channel로서 기존의 연구 結果보다 約 25% 以上 감소되는 效果를 얻었다. 복조시스템을 포함하는 全體 시스템의 컴퓨터 시뮬레이션을 통해 理論的인 結果의 타당성을 確認하였다.

• 한국군사과학기술학회지
• /
• 제24권5호
• /
• pp.475-481
• /
• 2021

The on-board processor of satellite Synthetic Aperture Radar(SAR) digitizes the back-scattered echoes and transmits them to the ground. As satellite SAR image of various operating conditions including broadband and high resolution is required, an enormous amount of SAR data is generated. Decimation filter is used for data compression to improve the transmission efficiency of these data. Decimation filter is implemented with the FIR(Finite Impulse Response) filter and here, the decimation ratio and tap length are constrained by resource requirements of FPGA used for implementation. This paper suggests to use a non-integer ratio decimation filter in order to optimize the data transmission efficiency. Also, it proposes a filter design method that remarkably reduces the resource constraints of the FPGA in-use via applying a polyphase filter structure. The required resources for implementing the proposed filter is analysed in this paper.