• 제목/요약/키워드: Parity Bit

검색결과 139건 처리시간 0.023초

CSIX 모듈의 FPGA 구현 및 검증 (EPGA Implementation and Verification of CSIX Module)

  • 김형준;손승일;강민구
    • 인터넷정보학회논문지
    • /
    • 제3권5호
    • /
    • pp.9-17
    • /
    • 2002
  • 본 논문에서 설계한 CSIX 모듈은 ATM, IP, MPLS, Ethernet과 같은 데이터 통신의 응용을 위해 트래픽 매니저와 스위칭 패브릭 사이의 표준화된 인터페이스 규격인 CSIX-L1(Common Swithch Interface-Level1)을 따른다. 이 모듈은 전달하고자 하는 데이터를 CSIX 정보 유닛인 CFrame으로 생성하고 수신측에서는 수신한 CFrame에서 데이터를 추출하는데 사용된다. CSIX 모듈은32, 64, 96, 128-bit interface를 지원하며, 가변길이의 CFrame 및 Idle CFrame을 생성하고, Padding byte를 생성하며, Vertical parity를 지원한다. Xilinx ISE 4.1i를 사용하여 전체적인 작업이 이루어 졌으며, 설계된 모듈에 대한 테스트를 수행한 후, Xilinx FPGA XCV1000EHQ240C 칩에 다운로드하여 기능을 검증하였다. 합성된 CSIX모듈은 27MHz에서 동작한다.

  • PDF

시뮬레이션 기법을 이용한 LDPC 부호와 터보부호에 대한 EXIT 차트 생성 비교 (Comparison of EXIT chart generation for LDPC and turbo codes)

  • 람손 문냐라지 니와무콘디와;김수영
    • 한국위성정보통신학회논문지
    • /
    • 제10권3호
    • /
    • pp.73-77
    • /
    • 2015
  • 본 논문에서는 반복 복호 과정에서 연판정 정보값들의 변화로 인하여 성능이 개선되는 상황을 분석하기 위하여 사용되는 EXIT(extrinsic information transfer) 차트를 LDPC 부호와 터보 부호에 대하여 생성하는 기법을 소개하고, EXIT 차트 생성과정에서 비트 오류를 제외하였을 경우 나타나는 효과에 대해 살펴보기로 한다. 본 논문에서 제시된 시뮬레이션을 이용한 EXIT 챠트 생성 기법은 매우 간단한 방법으로 반복 복호를 사용하는 오류정정부호의 정보흐름을 파악할 수 있는 효율적인 방법이다. 시뮬레이션 결과 분석을 통하여 비트 오류를 제외할 경우 지나치게 정보량이 높은 구간에서만 EXIT 챠트가 생성된다는 사실을 확인할 수 있었다.

IEEE 802.11n WLAN용 Multi-mode LDPC 복호기의 성능 분석 (An analysis of Multi-mode LDPC Decoder Performance for IEEE 802.11n WLAN)

  • 박해원;나영헌;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 추계학술대회
    • /
    • pp.80-83
    • /
    • 2010
  • IEEE 802.11n 표준에 제시된 3가지 블록길이(648, 1294, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC(Low Density Parity Check) 복호기의 성능을 분석하였다. 최소합 알고 리듬과 layered 복호방식이 적용된 LDPC 복호기의 고정소수점(fixed-point) 시뮬레이션 모델을 Matlab으로 개발하였다. 고정소수점 시뮬레이션을 통해 복호기 내부 비트 수와 정수부 및 소수부의 비트 수에 따른 복호 수렴속도를 분석하여 다중모드 LDPC 복호기의 하드웨어 구현을 위한 최적의 설계조건을 탐색하였으며, 블록길이와 부호율에 따른 복호성능을 분석하였다.

  • PDF

반복 부호의 다치 변조방식 적용을 위한 최적의 비트 분리 방법 및 성능평가 (Optimal Bit Split Methods and Performance Analysis for Applying to Multilevel Modulation of Iterative Codes)

  • 배종태;정지원;최석순;김민혁;장대익
    • 한국통신학회논문지
    • /
    • 제32권3C호
    • /
    • pp.216-225
    • /
    • 2007
  • 본 논문에서는 대표적인 반복 부호 알고리즘인 터보 부호, LDPC부호 TPC 등 세 가지 알고리즘에 대해 8PSK 이상의 다치 변조 방식 적용을 위해 수신단에서 비트 분리 방법을 제시한다. 수신된 I, Q 심볼만을 이용하여 세 비트 이상의 비트를 분리하기 위한 LLR 방식에 기초를 하여 LLR 방식의 단점인 복잡도를 개선하기 위해 Euclidean, MAX, Sector 방식을 제시하였으며, 세 가지 반복 부호에 대해 최적의 비트 분리 방법을 제시하였다.

IEEE 802.11n WLAN용 다중모드 LPDC 복호기의 최적 설계조건 분석 (An analysis of Optimal Design Conditions of Multi-mode LDPC Decoder for IEEE 802.11n WLAN System)

  • 박해원;나영헌;신경욱
    • 한국정보통신학회논문지
    • /
    • 제15권2호
    • /
    • pp.432-438
    • /
    • 2011
  • IEEE 802.11n 표준에 제시된 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC(low density parity check) 복호기의 최적 설계조건을 분석하였다. 최소합 알고리듬과 layered 복호방식이 적용된 LDPC 복호기의 고정소수점(fixed-point) 시뮬레이션 모델을 Matlab으로 개발하였다. 고정소수점 시뮬레이션을 통해 복호기 내부 비트 폭, 정수 부분과 소수 부분의 비트 폭에 따른 복호 수렴속도를 분석하여 다중모드 LDPC 복호기의 하드웨어 구현을 위한 최적의 설계조건을 탐색하였으며, 블록길이와 부호율에 따른 복호성능을 분석하였다.

고품질 통신 시스템을 위한 LDPC 부호의 UEP 성능 분석 (UEP Effect Analysis of LDPC Codes for High-Quality Communication Systems)

  • 유석근;주언경
    • 한국통신학회논문지
    • /
    • 제38A권6호
    • /
    • pp.471-478
    • /
    • 2013
  • 미래의 고품질 통신 시스템을 위해서는 더욱 강력한 오류제어기법과 메시지 심볼 당 비트수의 증가가 요구되고 있다. 멀티미디어 데이터에서 메시지 비트들은 서로 다른 중요도를 가질 수 있다. 그러므로 이 경우, EEP(equal error protection) 보다는 UEP(unequal error protection)를 사용하는 것이 더 효과적일 수 있다. 그리고 LDPC(low-density parity check) 부호는 Shannon 한계에 근접하는 우수한 성능을 보인다. 따라서 본 논문에서는 고품질 메시지 데이터에 대한 LDPC 부호의 UEP 효과를 분석한다. MSE(mean square error)와 BER(bit error rate)과 심볼당 비트수의 관계를 이론적으로 분석하고 모의실험을 통하여 증명한다. 이를 위하여 전체 메시지비트를 중요도에 따라 두 그룹으로 나눈 후 전체 부호율과 부호어 길이를 고정시키고 각 그룹의 메시지 비트수를 변화시켜가며 모의실험을 통하여 UEP 성능을 나타내었다. 이 결과를 통하여 심볼당 비트수, 전체 메시지비트에서 각 그룹의 비율, 그리고 각 그룹의 보호정도에 따른 LDPC 부호의 UEP 성능을 분석하였다.

LLR 근사화에 따른 LDPC 디코더의 성능 분석 (An analysis of the effects of LLR approximation on LDPC decoder performance)

  • 나영헌;정상혁;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 추계학술대회
    • /
    • pp.405-409
    • /
    • 2009
  • 본 논문에서는 LLR (Log-Likelihood Ratio) 근사화가 LDPC (Low-Density Parity Check) 복호기의 성능에 미치는 영향을 분석하였으며, 이를 통해 LDPC 복호기의 최적 설계조건을 도출하였다. LLR 합-곱 (LLR sum-product) LDPC 복호 알고리듬을 근사화시킨 최소합 알고리듬 (Min-Sum Algorithm; MSA)을 Matlab으로 모델링한 후, 시뮬레이션을 통해 근사화 비트 폭과 최대 반복 복호 횟수에 따른 비트오율 (BER) 성능을 분석하였다. 모델링된 LDPC 복호기는 IEEE 802.11n 표준에 제안된 블록길이 1,944비트, 부호화율 1/2인 패리티 검사 행렬을 사용하였으며, QPSK 변조와 백색 가우시안 잡음채널 하에서 시뮬레이션 하였다. LLR 근사화에 따른 비트오율 성능을 분석한 결과, LLR 비트 폭은 (7,5)이고 반복복호 횟수는 7인 경우에 비트오률 성능이 가장 우수함을 확인하였다.

  • PDF

디지털 영상물의 저작권 보호를 위한 적응 워터마크 기법 (An Adaptive Watermarking Technique for Copyright Protection of Digital Images)

  • 박강서;이병열;정태윤;박상희
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제51권3호
    • /
    • pp.108-111
    • /
    • 2002
  • This paper proposes an new water mark embedding and extraction technique which extends the direct sequence spread spectrum technique. The proposed technique approximates the complexity of image and block in spatial domain using Laplacian filtering and watermark is adaptively embedded in the mid-frequency DCT components. Local parity bits are attached to higher-frequency DCT components and they are used to detect extraction errors and correct those errors. In extraction process the proposed method boosts the higher frequency components of image and extracts the watermark by demodulation and this information is verified and adjusted by parity bits. Experimental results show it is invisible and robust to several external attacks.

수신된 움직임 벡터를 이용한 적응적 블록 양자화 기반 분산 비디오 코딩 방법 (Distributed Video Coding based on Adaptive Block Quantization Using Received Motion Vectors)

  • 민경연;박시내;남정학;심동규;김상효
    • 한국통신학회논문지
    • /
    • 제35권2C호
    • /
    • pp.172-181
    • /
    • 2010
  • 본 논문은 분산 비디오 코딩을 위한 적응적 블록 양자화 기법을 제안한다. 제안하는 방법에서는 분산 비디오 복호기에서 보조정보 프레임을 생성하면서 예측된 움직임 벡터를 부호기에 보내줌으로써, 부호기는 큰 복잡도의 증가 없이 보조정보 프레임을 완벽하게 복원한다. 또한, 이렇게 복원된 보조정보 프레임과 원본 프레임의 차이를 적응적으로 블록별 양자화를 수행한다. 제안한 방법은 오류 발생 비율을 이용하여, 교차 확률에 따라 적응적으로 부호화함으로써 부호화 비트를 감소시킬 수 있는 특징이 있다. 제안한 방법은 부호기에서 교차 확률 및 교차된 비트의 위치를 알 수 있기 때문에, 채널 복호기의 오류 수정 능력에 맞추어 패리티 비트를 전송하여 낭비되는 비트의 양을 감소시킬 수 있다. 컴퓨터 시뮬레이션을 통하여 제안한 방법이 기존의 방법 대비 66% 비트율 감소를 얻었으며, 기존의 DVC 피드백 채널에 따른 지연을 대폭 감소시켰다.

Fully parallel low-density parity-check code-based polar decoder architecture for 5G wireless communications

  • Dinesh Kumar Devadoss;Shantha Selvakumari Ramapackiam
    • ETRI Journal
    • /
    • 제46권3호
    • /
    • pp.485-500
    • /
    • 2024
  • A hardware architecture is presented to decode (N, K) polar codes based on a low-density parity-check code-like decoding method. By applying suitable pruning techniques to the dense graph of the polar code, the decoder architectures are optimized using fewer check nodes (CN) and variable nodes (VN). Pipelining is introduced in the CN and VN architectures, reducing the critical path delay. Latency is reduced further by a fully parallelized, single-stage architecture compared with the log N stages in the conventional belief propagation (BP) decoder. The designed decoder for short-to-intermediate code lengths was implemented using the Virtex-7 field-programmable gate array (FPGA). It achieved a throughput of 2.44 Gbps, which is four times and 1.4 times higher than those of the fast-simplified successive cancellation and combinational decoders, respectively. The proposed decoder for the (1024, 512) polar code yielded a negligible bit error rate of 10-4 at 2.7 Eb/No (dB). It converged faster than the BP decoding scheme on a dense parity-check matrix. Moreover, the proposed decoder is also implemented using the Xilinx ultra-scale FPGA and verified with the fifth generation new radio physical downlink control channel specification. The superior error-correcting performance and better hardware efficiency makes our decoder a suitable alternative to the successive cancellation list decoders used in 5G wireless communication.