• 한국전자파학회논문지
• /
• 제20권2호
• /
• pp.115-123
• /
• 2009

본 논문에서는 단락 개방 calibration(SOC) 방법을 이용하여 결함 접지 면을 갖는 전송 선로(DGS)와 short-circuited comb line section의 기생 소자 값들을 추출하였다. Microstrip 선로들로 구성된 단락, 개방, 분포 정수 소자의 산란 파라미터 행렬들은 전자기 시뮬레이터 및 벡터 네트웍 분석기를 이용하여 측정하였다. 제안된 구조의 전자기 영향들은 주파수 독립적인 소자들로 구성된 II형 또는 T형 등가 회로로 각각 표현하였고, 2 포트 네트웍 해석을 수행함으로써, 측정된 산란 파라미터들과 등가회로 소자들 간의 관계를 보였다. 또한, 2차 버터워스 프로토 타입을 갖는 2.4 GHz 대역 통과 필터 설계에 이를 적용하였다. 그 결과, 중심 주파수에서 측정된 $S_{11}$과 $S_{21}$은 각각 -20 dB, -1.3 dB 이고, $0.5{\sim}5\;GHz$에서 예상했던 결과와 5 % 이내의 오차를 보였다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.21-25
• /
• 2008

본 연구에서는 MOSFET의 RF 성능을 극대화하기 위해 단위 게이트 finger 폭($W_u$)에 대한 $f_T$ 및 $f_{max}$의 종속데이터를 측정하고 이 결과를 소신호 모델 파라미터들을 추출함으로써 새롭게 분석하였다. 이러한 물리적 분석결과로 $f_T$의 최대값이 존재하는 원인은 좁은 $W_u$에서 $W_u$에 무관한 parasitic gate-bulk capacitance와 넓은 $W_u$에서 트랜스컨덕턴스의 증가율이 감소하는 wide width effect에 의한 것임을 알 수 있다. 또한, $f_{max}$의 최대값은 게이트저항이 좁은 $W_u$에서 크게 줄어들고 넓은 $W_u$에서 점점 일정하게 되는 non-quasi-static effect에 의해 발생된다는 사실이 밝혀졌다.

• Current Optics and Photonics
• /
• 제4권5호
• /
• pp.434-440
• /
• 2020

Based on single-mode rate equations, we present an improved equivalent-circuit model for distributed-feedback (DFB) lasers that accounts for the effects of parasitic parameters and nonradiative recombination. This equivalent-circuit model is composed of a parasitic circuit, an electrical circuit, an optical circuit, and a phase circuit, modeling the circuit equations transformed from the rate equations. The validity of the proposed circuit model is verified by comparing simulation results to measured results. The results show that the slope efficiency and threshold current of the model are 0.22 W/A and 13 mA respectively. It is also shown that increasing bias current results in the increase of the relaxation-oscillation frequency. Moreover, we show that the larger the bias current, the lower the frequency chirp, increasing the possibility of extending the transmission distance of an optical-fiber communication system. The results indicate that the proposed circuit model can accurately predict a DFB laser's static and dynamic characteristics.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.40-50
• /
• 2010

본 논문은 미세 CMOS 공정의 PMOS 트랜지스터에 높은 전류가 인가될 때 발생하는 기생 PNP 바이폴라 트랜지스터의 스냅백과 breakdown 동작에 초점을 맞춘다. $0.13\;{\mu}m$ CMOS 공정을 이용해 제작한 다양한 I/O 구조를 분석함으로써 PMOSFET의 ESD 손상 현상의 원인을 규명하였다. 즉, 인접한 다이오드로부터 PMOSFET의 바디로 전하가 주입됨으로써 PMOSFET의 기생 PNP 트랜지스터가 부분적으로 turn-on되는 현상이 발생하여 ESD에 대한 저항성을 저하시킨다. 2차원 소자 시뮬레이션을 통해 레이아웃의 기하학적 변수의 영향을 분석하였다. 이를 기반으로 새로운 PMOSFET ESD 손상을 방지하는 설계 방법을 제안한다.

• 대한전자공학회논문지TC
• /
• 제45권8호
• /
• pp.114-120
• /
• 2008

본 논문에서는 단락 개방 Calibration (SOC) 방법을 이용하여 MIM 구조로 구성된 커패시터의 기생 소자 값들을 추출하였다. Strip line 으로 구성된 short, open, MIM 구조들의 산란 파라미터 행렬들은 전자기 시뮬레이터 및 벡터 네트웍 분석기를 이용하여 측정되었다. 전자기 시뮬레이션들은 3차원 구조 해석에 적합해왔던 유한 유소법 (FEM)을 이용하여 수행되었다. 적층 구조 내부에 형성된 MIM 커패시터의 전자기 영향들은 집중 소자들로 구성된 II 형 등가 회로로 제안되었고, 2 포트 네트웍 해석을 수행함으로써, 측정된 산란 파라미터들과 등가회로 소자들 간의 관계를 보였다. 제안된 SOC 방법을 이용하여 추출된 집중 소자들은 주파수 독립적인 결과를 나타낸다.

• 한국전자통신학회논문지
• /
• 제14권3호
• /
• pp.467-474
• /
• 2019

본 논문에서는 마이크로스트립 안테나의 대역폭을 넓히기 위해 많이 사용되는 적층형 구조를 연구하였다. 두 패치간 거리에 따른 특성을 분석하고 주 패치 급전 선로에 병렬 개방 스터브를 연결하여 임피던스 정합을 최적화하였다. 병렬 스터브는 기생 패치와 접지면 사이로 이루어지는 영역 내부에 삽입되므로 정합회로를 위한 별도의 공간이 필요하지 않아서 소형화에 유리한 구조이다. 여러 가지 파라미터들이 안테나 특성에 미치는 영향을 분석하고, 제안된 구조의 안테나를 2.3~2.7GHz 대역에 적합하도록 최적화하였다. 실험 결과, 제안한 안테나의 주파수대역은 2.27~2.75GHz로써 대역폭은 약 480MHz이며, 스터브가 없는 스택 구조 안테나에 비해 약 160MHz의 광대역 특성을 얻었다. 안테나 이득은 대역폭 내에서 2.3GHz에서 최소 5.8dBi, 최대 2.6GHz에서 7.8dBi를 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 B
• /
• pp.1117-1119
• /
• 2002

In this paper, we have developed a ZVS half-bridge converter with a clamping circuit for the DC power source of PDP circuit. The clamping circuit in the developed converter reduces the oscillating current of the switch by resonant inductor and parasitic parameters in output rectifier diodes. Finally, comparing the experimental results of the developed converter to the conventional ZVS half-bridge converter, it is clarified that the developed converter is more efficient and lower noise than the conventional one.

• Journal of Electrical Engineering and Technology
• /
• 제10권1호
• /
• pp.205-215
• /
• 2015

Common mode (CM) conducted interference are predicted and compared with experiments in a motor drive system of Electric vehicles in this study. The prediction model considers each part as an equivalent circuit model which is represented by lumped parameters and proposes the parameter extraction method. For the modeling of the inverter, a concentrated and equivalent method is used to process synthetically the CM interference source and the stray capacitance. For the parameter extraction in the power line model, a computation method that combines analytical method and finite element method is used. The modeling of the motor is based on measured date of the impedance and vector fitting technique. It is shown that the parasitic currents and interference voltage in the system can be simulated in the different parts of the prediction model in the conducted frequency range (150 kHz-30 MHz). Experiments have successfully confirmed that the approach is effective.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.351-354
• /
• 2004

This thesis presents Bipolar transistor with SAVEN(Self-Aligned VErtical Nitride) structure as a high-speed device which is essential for high-speed system such as optical storage system or mobile communication system, and proposes 0.8${\mu}m$ BiCMOS Process which integrates LDD nMOS, LDD pMOS and SAVEN bipolar transistor into one-chip. The SPICE parameters of LDD nMOS, LDD pMOS and SAVEN Bipolar transistor are extracted, and comparator operating at 500MHz sampling frequency is designed with them. The small Parasitic capacitances of SAVEN bipolar transistor have a direct effect on decreasing recovery time and regeneration time, which is helpful to improve the speed of the comparator. Therefore the SAVEN bipolar transistor with high cutoff frequency is expected to be used in high-speed system.

• Journal of Power Electronics
• /
• 제17권2호
• /
• pp.561-569
• /
• 2017

Power converter design requires simulation accuracy. In addition to the requirement of accurate models of power semiconductor devices, this paper highlights the role of considering a very good description of the converter circuit layout for an accurate simulation of its electrical behavior. This paper considers a simple experimental circuit including one switching cell where a MOSFET transistor controls the diode under test. The turn-off transients of the diode are captured, over which the circuit wiring has a major influence. This paper investigates the necessity for accurate modeling of the experimental test circuit wiring and the MOSFET transistor. It shows that a simple wiring inductance as the circuit wiring representation is insufficient. An adequate model and identification of the model parameters are then discussed. Results are validated through experimental and simulation results.