• 한국통신학회논문지
• /
• 제33권3C호
• /
• pp.219-233
• /
• 2008

스케줄링의 목적은 입력 작업(DAG)에 대한 스케줄 결과 길이를 최소화하는 것이다. 이런 스케줄링 문제는 잘 알려진 '정해진 시간 내에 해결하기 어려운 문제(NP-complete)'이며 최적의 스케줄링 결과 값을 얻기 위해서는 휴리스틱으로 해결해야 한다. 선후 관계의 제약을 갖는 노드들의 스케줄링을 효율적으로 수행하기 위해 부모 노드와 이질 프로세서에 대한 정보를 고려하는 TANH(the Task duplication based scheduling Algorithm for Network of Heterogeneous systems), GDL, BIL, TDS과 같은 많은 알고리즘이 제안되었다. 본 논문은 기존의 TANH 스케줄링에서 나타나는 여러 개의 부모 노드와 이질 프로세서에 대한 다양한 경우를 충분히 고려하지 못한 점을 보안하여 향상된 스케줄링을 수행할 수 있는 DTSC (Duplication based Task Scheduling with Communication Cost in Heterogeneous Systems)알고리즘을 제안하였다. 제안된 알고리즘의 성능은 기존 TANH, GDL 알고리즘과 비교하였으며, 스케줄링의 성능 향상을 보여 주었다.

• 한국시뮬레이션학회논문지
• /
• 제21권2호
• /
• pp.31-39
• /
• 2012

시뮬레이션 프레임워크는 시뮬레이션 응용 프로그램의 개발을 지원하는 기반 소프트웨어이다. 본 논문은 공학용 프로그래밍 언어로 광범위하게 사용되는 매트랩을 이용하여 개발된 이산사건시뮬레이션 프레임워크의 개발 과정을 기술하고 있다. 매트랩 객체지향프로그래밍을 토대로 새롭게 개발된 프레임워크는 매트랩 언어의 편리성과 이산사건시뮬레이션 형식론(DEVS: Discrete EVent System Specification Formalism)이 가지는 뛰어난 개발 방법론을 결합시킴으로써 무기체계 교전 시뮬레이션 프로그램 개발에서 요구되는 생산성, 유연성, 확장성을 제공한다. 더불어 매트랩의 병렬컴퓨팅 기술을 적용한 배치(Batch) 시뮬레이션 기능을 제공함으로써 몬테카를로 시뮬레이션 수행시 컴퓨터 환경에서 지원되는 CPU 코어의 수에 비례하여 응용 프로그램의 연산성능을 향상시킨다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.20-29
• /
• 1998

본 논문에서는 경로수 1로 주어진 DCG(Directed Cyclic Graph)의 입출력간의 연관관계를 고속병렬다치논리회로로 설계하는 알고리즘들과 DCG의 각 노드들에 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서는 기존의 Nakajima에 의해 제안된 알고리즘의 문제점을 도출한 후, 그의 기법과는 다른 접근방법으로써 DCG의 경로수로부터 행렬방정식을 유도한 후 이를 통해 DCG의 경로수에 따른 회로설계 알고리즘을 제안하였으며, 설계된 회로와 함께 DCG의 특성을 만족하도록 노드들에 대한 코드를 할당하는 알고리즘을 제안하였다. 본 논문에서 제안한 회로설계 알고리즘을 통해 Nakajima 등의 알고리즘으로는 회로설계가 가능하지 않았던 경로수의 DCG에 대하여 회로설계가 가능하게 되었고, 또한 Nakajima 등의 알고리즘을 통해 설계된 회로와 본 논문에서 제안한 알고리즘을 통해 설계한 회로를 비교하여 본 논문의 알고리즘이 보다 최적화된 회로를 구현할 수 있음을 증명하였다. 본 논문에서 제안한 회로설계 알고리즘을 통해 임의의 자연수를 경로수로 갖는 DCG에 대한 설계가 가능하며, 입출력단자 수의 감소, 회로구성의 간략화, 연산속도의 향상과 비용감소 등의 잇점이 있고, 예제를 통해 본 논문에서 제안한 알고리즘의 적합성과 타당성을 검증하였다.

• 대한기계학회논문집B
• /
• 제25권11호
• /
• pp.1640-1649
• /
• 2001

The present study investigates the effects of various rib arrangements on heat/mass transfer in the cooling passage of gas turbine blades. A complex flow structure occurs in the cooling passage with rib turbulators which promote heat transfer on the wall. It is important to increase not only the heat transfer rates but also the uniformity of heat transfer in the cooling passage. A numerical computation is performed using a commercial code to calculate the flow structures and experiments are conducted to measure heat/mass transfer coefficients using a naphthalene sublimation technique. A square channel (50 mm $\times$ 50 mm) with rectangular ribs (4 mm $\times$ 5 mm) is used fur the stationary duct test. The experiments focus on the effects of rib arrangements and gap positions in the discrete ribs on the heat/mass transfer on the duct wall. The rib angle of attack is 60°and the rib-to-rib pitch is 32 mm, that is 8 times of the rib height. With the inclined rib angle of attack (60°), the parallel rib arrangements make a pair of counter rotating secondary flows in the cross section, but the cross rib arrangements make a single large secondary flow including a small secondary vortex. These secondary flow patterns affect significantly the heat/mass transfer on the ribbed wall. The heat/mass transfer in the parallel arrangements is 1.5 ∼2 times higher than that in the cross arrangements. However, the shifted rib arrangements change little the heat/mass transfer from the inline rib arrangements. The gap position in the discrete rib affects significantly the heat/mass transfer because a strong flow acceleration occurs locally through the gap.

• 한국음향학회지
• /
• 제24권1호
• /
• pp.58-68
• /
• 2005

본 논문에서는 잡음 환경에서 강인한 음성 인식을 위하여 특징 보상 기법의 성능을 향상시킬 수 있는 방법을 제안한다. 기존의 음성 모델 기반의 특징 보상 기법에서 이용되는 오염 음성 모델 추정 방식은 입력 음성에 대한 변별력 있는 사후 확률 예측을 보장하지 못하며, 부정확하게 계산된 사후 확률은 복구된 음성에서 명료도 하락의 문제를 일으킨다. 제안하는 기법에서는 오염 음성 모델 추정 과정에 분별적 훈련 방식의 하나인 최소 분류 오류 (MCE) 훈련 기법을 도입한다. MCE 훈련 기법을 적용하기 위해 변별력 하락의 가능성을 가지는 '경쟁 요소' 를 결정하는 기법을 제안한다. 병렬결합된 혼합 모델 (PCMM) 기반의 특징 보상에 MCE 훈련 기법을 적용하는 과정을 제안하고 변별력 향상의 영향을 관찰한다. Aurora 2.0 데이터베이스와 실제 자동차 주행 환경에서 수집된 음성 데이터베이스에 대한 성능 평가를 실시한다. 실험 결과는 제안한 기법이 음성 인식 성능 향상에 도움이 되는 것을 입증한다.

• 한국컴퓨터정보학회논문지
• /
• 제17권3호
• /
• pp.1-10
• /
• 2012

본 논문에서는 계수순환과 기약 삼항식을 적용하여 시스템 복잡도를 개선한 GF($2^m$)상의 승산기 구성방법과 구현회로를 제안하였다. 제안된 회로는 병렬 입출력 구조를 가지며, 승산항의 계수 순환과 기약 삼항식을 적용한 모듈로 연산을 하는 회로 구성의 특성상 기존의 타 논문에 비해 회로 복잡도가 감소함을 보였다. 본 논문에서 제안한 회로의 시스템 복잡도는 $2m^2$개의 2-입력 AND 게이트, m (m+2)개의 2-입력 XOR 게이트의 회로복잡도이며, 메모리나 스위치 등의 별도의 소자는 필요하지 않다. 연산에 소요되는 최대 지연시간은 $T_A+(2+{\lceil}log_2m{\rceil})T_X$ 이다. 본 논문에서 제안한 회로는 간단하고, 정규성을 보이며, 모듈구성이 가능하기 때문에 VLSI 회로구성에 상대적으로 적합하다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권1_2호
• /
• pp.129-139
• /
• 2003

인터넷과 같은 대량의 정보에 대응할 수 있는 고성능 정보검색시스템을 구축하기 위해서는 지금까지 고가의 중대형컴퓨터를 주로 활용하여 왔으나. 최근 가격대 성능비가 높은 PC 클러스터 시스템을 활용하는 방안이 경제적인 대안으로 떠오르고 있다. PC 클러스터 상에서의 병렬정보검색시스템을 효율적으로 운영하기 위해서는 사용자가 입력한 질의를 처리하는데 요구되는 개별 PC의 디스크 I/O 및 검색관련 연산을 모든 PC에 가능한 균등하게 분배할 필요가 있다. 본 논문에서는 같은 질의에 동시에 등장할 가능성이 높은 색인어들끼리 군집화하고 생성된 군집을 활용하여 색인어들을 각 PC에 분배함으로써 보다 높은 수준의 병렬화를 달성할 수 있는 방안을 제시한다. 또한 일부 PC의 결함 또는 유지보수 등의 원인에 의한 서비스 중지상황에도 적극적으로 대처하기 위하여 색인어 역파일을 중복되게 분산저장하는 기법을 제안한다. 대용량 말뭉치를 활용한 실험결과 본 논문에서 제시하는 분산 및 중복저장기법이 충분한 효율성과 실용성이 있음을 확인하였다.

• 한국정보처리학회논문지
• /
• 제1권1호
• /
• pp.105-113
• /
• 1994

본 논문에서는 HCH(m,p)에 기반을 둔 PALM 시스템의 구조와 네트웍의 성능을 연구 하였다. HCH(m,p)는 하나의 CP를 중심으로 p개의 AP를 연결하여 클러스터를 구성하고, 클러스터를 m-p 차원의 하이퍼큐브로 연결한 소결합 다중프로세서 시스템이다. 본 시스템에서는 AP와 CP 및 CP와 CP간을 DPR로 연결하여 워드단위의 통신이 가능하도록 구성하여 빠르고 안정된 메세지 전송을 가능하게 하였다. PALM 시스템에 사용된 네트 웍은 여러 가지 HCH 네트웍 중에서 시스템에 포함되는 AP의 갯수가 최대이나 CP 및 링크(또는 DPR)의 합이 최소인 최적 HCH(m,2) 네트웍이다. 본 논문에서는 HCH(2,2) 인 실험시스템을 구성하고 네트웍의 통신성능을 측정하였으며, PALM시스템의 작은 통 신/연산비는 메세지 통신형 다중프로세서 시스템에서도 화인 그레인(fine grain) 병렬성을 다룰 수 있음을 보인다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1994년도 추계학술발표회 및 정기총회
• /
• pp.32-32
• /
• 1994

In this example, a message passing based multicomputer system with general interdonnedtion network is considered. After multicomputer systems are developed with morm-hole routing network, topologies of interconecting network are not major considertion for process management and resource sharing. Tehre is an independeent operating system kernel oneach node. It communicates with other kernels using message passingmechanism. Based on this architecture, the problem is how mech does performance degradation will occur in the case of processor sharing on multicomputer systems. Processor sharing between application programs is veryimprotant decision on system performance. In almost cases, application programs running on massively parallel computer systems are not so much user-interactive. Thus, the main performance index is system throughput. Each application program has various communication patterns. and the sharing of processors causes serious performance degradation in hte worst case such that one processor is shared by two processes and another processes are waiting the messages from those processes. As a result, considering this problem is improtant since it gives the reason whether the system allows processor sharingor not. Input data has many parameters in this simulation . It contains the number of threads per task , communication patterns between threads, data generation and also defects in random inupt data. Many parallel aplication programs has its specific communication patterns, and there are computation and communication phases. Therefore, this phase informatin cannot be obtained random input data. If we get trace data from some real applications. we can simulate the problem more realistic . On the other hand, simualtion results will be waseteful unless sufficient trace data with varisous communication patterns is gathered. In this project , random input data are used for simulation . Only controllable data are the number of threads of each task and mapping strategy. First, each task runs independently. After that , each task shres one and more processors with other tasks. As more processors are shared , there will be performance degradation . Form this degradation rate , we can know the overhead of processor sharing . Process scheduling policy can affects the results of simulation . For process scheduling, priority queue and FIFO queue are implemented to support round-robin scheduling and priority scheduling.

• 한국통신학회논문지
• /
• 제26권12C호
• /
• pp.233-239
• /
• 2001

ADSL G.LITE 모뎀이 수행하는 주파수 영역의 연산과정에서 하향링크에 대한 FET 과정과 FEQ 과정은 가장 많은 연산량을 차지하는 부분이며, 이를 효율적으로 구현하기 위한 연구들이 수행되었다. 기존의 연구는 ADSL G.DMT 방식에 적합한 시스템으로서 G.LITE에 그대로 적용하기에는 부적합하다. 본 논문에서는 주파수 영역의 연산과정을 분석하고, 하드웨어 자원 할당에 따른 시스템의 효율성을 분석하여 G.LITE 방식에 적합한 프로세서의 구조를 제안하였다. 제안된 프로세서는 1개의 실수 곱셈기와 2개의 실수 덧셈기를 병렬로 연결한 구조를 가지며, 파이프라인 형태 및 병렬연산 형태의 작업 스케쥴링을 통해 효율적으로 연산을 수행할 수 있도록 설계되었다. 제안된 프로세서는 Kiss가 제안한 ALU 구조나 Wang이 제안한 FFT/IFFT 프로세서 구조에 비해 적은 하드웨어 자원을 이용하여 연산과정을 효율적으로 수행함으로서 G.LITE 시스템에 적합한 구조를 갖는다.