• 마이크로전자및패키징학회지
• /
• 제9권3호
• /
• pp.19-23
• /
• 2002

본 논문은 인쇄회로 기판 (PCB)에 내장된 마이크로 플럭스게이트 자기센서 (micro fluxgate magnetic sensor)에 대한 것으로써, 센서의 제작과 폐자로 형성에 따른 자계 검출 특성 변화에 관한 것이다. 이를 위해 연자성 코아를 사각링 형태와 두개의 바 (bar)형태로 각각 구현하였다. 제작을 위해 모두 5층의 기판을 적층하였으며, 가운데 (3번째) 기판을 자성체 코아로, 자성체 코아 외부 (2번째와 4번째) 기판을 여자코일로, 최외부 (1번째와 5번째) 기판을 검출코일로 제작하였다. 연자성 코아로는 약 100,000의 큰 DC 투자율 (permeability)을 갖는 코발트 (Co)가 주성분인 아몰퍼스 재료를 사용하였으며, 여자코일과 검출코일은 구리를 사용하였다. 제작된 자기센서는 여자조건이 360 KHz, $3V_{p-p}$의 구형파일 경우에 사각링 형태의 연자성 코아를 갖는 자기센서에서는 540V/T로 매우 우수한 감도를 보이고 있으며, -100 $\mu$T~＋100 $\mu$T 영역에서 매우 우수한 선형특성을 보이고 있다. 자기 센서의 크기는 $7.3 \times 5.7\textrm{mm}^2$ 이며, 소비전력은 약 8 mW이다. 이런 초소형 자기센서는 휴대용 navigation 시스템, telematics, VR 게임기 등 다양한 응용분야에 적용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.95-104
• /
• 2004

본 논문에서는 0.13㎛ 이하의 deep sub-micron 공정처럼 누설 전류가 심한 공정을 이용하여 멀티미디어 SoC를 설계할 때, 가장 전력 소모가 높은 움직임 추정 기법의 전력 소모를 줄이기 위한 저전력 움직임 추정기의 아키텍쳐를 제안하였다. 제안하는 아키텍쳐는 기존의 동적 전력 소모만을 고려한 구조와는 달리 정적 전력 소모까지 고려하여 누설 전류가 심한 공정에 적합한 구조로, 효율적인 전력 관리가 필수적인 동영상 전화기 등의 각종 휴대용 정보기기 단말기에 적합한 형태이다. 제안하는 아키텍쳐는 하드웨어 구현이 용이한 전역 탐색 기법 (full search)을 기본으로 하며 동적 전력 소모를 줄이기 위하여 조기 은퇴(early break-off) 기법을 도입하였다. 또한 정적 전력 소모를 줄이기 위하여 전원선 잡음을 고려한 메가블록 전원 차단 기법을 사용하였다. 제안된 아키텍쳐를 멀티미디어 SoC에 적용하였을 때의 효용성을 검증하기 위해 시스템 수준의 제어 흐름과 저전력 제어 기법을 개발하였으며, 이를 바탕으로 시스템 수준에서의 소모 전력을 계산하였다. 모의실험 결과 0.13㎛ 공정에서 전력 소모가 50% 정도로 감소함을 확인할 수 있었다. 선폭의 감소와 칩 내부 발열량의 증가로 인한 누설 전류의 증가를 고려할 때, 기존의 동적 전력 소모만을 고려한 구조는 전력 감소 효율이 점점 나빠짐에 반하여 제안하는 움직임 추정기 아키텍쳐는 안정적인 전력 감소 효율을 보여주었다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.47-52
• /
• 2006

본 논문에서는 130nm 이하의 초미세 공정을 위한 저전력 32비트$\times$32비트 곱셈기를 제안한다. 공정이 미세화 되어감에 따라 누설 전류에 의한 정적 전력이 급격하게 증가하여 동적 전력에 비해 무시하지 못할 수준에까지 이르게 된다. 최근 들어 동적 전력과 정적 전력을 동시에 줄일 수 있는 방법으로 MTCMOS에 기반하는 전원 차단 방법이 널리 쓰이고 있지만, 대규모 블록의 전원이 복귀될 때 심각한 전원 잡음이 발생하는 단점이 있다. 따라서 제안하는 곱셈기는 파이프라인 스테이지를 따라 순차적으로 전원을 차단하고 복귀함으로 전원 잡음을 완화시킨다. $0.35{\mu}m$ 공정에서 칩 제작 후 측정하고 130nm 및 90m 공정에서 게이트-트랜지션 수준 모의실험을 실시한 결과 유휴 상태에서의 전력 소모는 $0.35{\mu}m$, 130nm 및 90nm 공정에서 각각 $66{\mu}W,\;13{\mu}W,\;6{\mu}W$이었으며 동작 시 전력 소모의 $0.04\sim0.08%$에 불과하였다. 기존의 클록 게이팅 기법은 공정이 미세화되어감에 따라 전력 감소 효율이 떨어지지만 제안하는 곱셈기에서는 이러한 문제점이 발생하지 않았다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.53-61
• /
• 2006

고속 Flash, Pipelining type의 CMOS A/D 변환기에서 Sampling frequency가 고주파로 올라감에 따라 Clock Feed-through 현상, Kick-back 현상 등의 영향으로 DC Reference voltage 흔들림 현상이 심화되고 있다. 뿐만 아니라 측정 시 외부 Noise가 Reference voltage에 적지 않은 영향을 미친다는 것을 감안 할 때 High speed A/D converter에서 Reference fluctuation 감쇄회로는 반드시 필요하다. 기존의 방식은 단순히 커패시터를 이용했으나 면적이 크고 효과가 좋지 않다는 단점이 있다. 본 논문에서는 Transmission Gate를 이용한 reference fluctuation 감쇄 회로를 제안하고 흔들림 현상이 크게 개선되었음을 정량적 분석 및 측정을 통하여 증명하였다. 제안하는 회로의 측정을 위해 6bit의 해상도를 갖는 2GSPS CMOS A/D 변환기를 설계 및 제작하였다. 제작된 A/D 변환기를 이용하여 Reference 전압이 40mV의 흔들림이 있음에도 원하는 범위 내에서 동작함을 측정하였다. 본 연구에서는 1.8V $0.18{\mu}m$ 1-poly 5-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮았다. 실제 제작된 칩의 SNDR은 약 36.25dB로 측정되었고, INL과 DNL은 각각 ${\pm}0.5$ LSB 이하로 나타났다. 유효칩 면적은 $997um\times1040um$ 이었다.

• 대한전자공학회논문지TC
• /
• 제47권10호
• /
• pp.36-42
• /
• 2010

FFT(Fast Fourier Transform)는 IEEE 802.22와 같은 여러 무선표준에서 사용되는 OFDM 시스템의 주요 블록 중 하나이다. FFT의 전력소모 감소, 면적감소, 고속동작을 위해 새로운 FFT 아키텍처 개발, twiddle factor 곱셈을 위한 곱셈기의 수나 면적감소, 제어회로의 단순화 등에 초점을 둔 FFT 프로세서의 구현에 관한 연구가 지속적으로 진행되어왔다. FFT의 입력포인트 수 N이 증가함에 따라 $log_2N$ 개의 각 FFT 스테이지 구현에 사용되는 시프트레지스터(또는, 페모리)가 차지하는 비중이 전체 FFT회로의 70%이상이 되며 이러한 메모리들은 FFT의 처음 두 스테이지에 집중되어 두 스테이지의 메모리가 전체 메모리의 75%를 차지한다. 본 논문에서는 OFDM 송신부의 IFFT(Inverse Fast Fourier Transform)에서 요구되는 메모리 사이즈를 감소시키기 위해 입력변조신호, 파일럿(pilot)신호, 널(null) 신호의 mapping을 IFFT와 결합하는 새로운 기법을 제안한다. Cognitive radio 시스템에 적용하기 위한 2048포인트 IFFT를 제안한 방법으로 설계하고 메모리가 차지하는 면적에서 기존의 방법과 비교하여 38.5%이상의 이득을 가짐을 보인다.

• 대한전자공학회논문지SP
• /
• 제49권2호
• /
• pp.149-156
• /
• 2012

서포트벡터머신 (support vector machine)을 이용한 음성/음악 분류기는 높은 분류 정확도로 주목받고 있으나 많은 계산 량과 저장 공간을 요구하므로 특히 임베디드 시스템과 같이 자원이 제한 적인 경우에는 효율적인 구현이 필수적이다. 특히, 서포트벡터 (support vector)의 차원과 개수에 의해 결정되는 서포트벡터의 저장 공간의 크기는 일반적으로 임베디드 프로세서의 캐시 (cache)의 크기보다 훨씬 크므로 캐시에 존재하지 않는 서포트벡터를 메인 메모리로부터 읽어야 하는 경우가 많다. 메모리에서 데이터를 가져오는 데는 캐시나 레지스터와 비교했을 때 상대적으로 긴 시간과 많은 에너지가 소비되어 분류기의 실행시간과 에너지 소비를 증가시키는 요인이 된다. 본 논문에서는 분류기의 데이터 접근 양식을 보다 시간적 근접성을 가지게 변환하여 일단 프로세서 칩으로 불려진 데이터를 최대한 활용함으로써 메모리의 접근 횟수를 줄여 전체적인 서포트벡터의 실행시간의 단축시키는 기법을 제안한다. 실험을 통해 메모리로의 접근 회수의 감소와 이에 따른 실행시간 그리고 에너지 소비의 감소를 확인하였다.

• 한국정보통신학회논문지
• /
• 제20권10호
• /
• pp.1927-1934
• /
• 2016

본 논문에서는 일반적인 실리콘 기반 n-MOSFET(n-type Metal Oxide Semiconductor Field Effect Transistor)의 절연 산화막 계면에서 방사선으로부터 유발되는 누설전류 경로를 차단하기 위하여 I형 게이트 n-MOSEFT 구조를 제안하였다. I형 게이트 n-MOSFET 구조는 상용 0.18um CMOS(Complementary Metal Oxide Semiconductor) 공정에서 레이아웃 변형 기법을 이용하여 설계되었으며, ELT(Enclosed Layout Transistor)와 DGA(Dummy Gate-Assisted) n-MOSFET와 같은 레이아웃 변형 기법을 사용한 기존 내방사선 전자소자의 구조적 단점을 개선하였다. 따라서, 기존 구조와 비교하여 반도체 칩 제작에서 회로 설계의 확장성을 확보할 수 있다. 또한, 내방사선 특성 검증을 위하여 TCAD 3D(Technology Computer Aided Design 3-dimension) tool을 사용하여 모델링과 모의실험을 수행하였고, 그 결과 I형 게이트 n-MOSFET 구조의 내방사선 특성을 확인하였다.

• 대한기계학회논문집A
• /
• 제34권11호
• /
• pp.1721-1725
• /
• 2010

본 논문에서는 뒷면 노광법과 감광제의 열분해법을 이용하여 다양한 형상을 가지는 탄소 마이크로니들의 제조방법과 제조된 마이크로니들을 사용하여 소수성 표면제어에 대한 연구를 수행하였다. SU-8 이 도포된 표면마스크 뒷면으로부터 자외선을 조사하여 다양한 지름, 간격, 그리고 높이를 가지는 폴리머 마이크로니들을 제조하였다. 이니들은 이후 열처리공정을 통해서 수축, 열변형 등의 형상변화를 거치면서 10 이상의 높은 종횡비와 나노사이즈의 뾰족한 팁을 가지는 탄소 재질의 마이크로니들로 변하게 된다. 탄소 마이크로니들을 가지는 석영기판은 친수성표면을 가지고 있기 때문에 표면에너지가 낮은 물질을 처리하여 소수성 정도를 제어하였다. HMDS 처리는 SU-8 니들보다는 탄소 니들의 경우에 표면의 소수성 조절에 효과가 있음을 접촉각의 측정과 XPS 측정결과로부터 확인할 수 있었다. 본 논문에서 제시하는 탄소 마이크로니들의 제조기술과 표면처리기술은 세포분석 및 바이오분야 그리고 자기세정분야 등에서 유용하게 사용될 수 있다.

• 대한전자공학회논문지SD
• /
• 제39권9호
• /
• pp.11-18
• /
• 2002

본 논문에서는 표면 마이크로머시닝을 사용하여 10 ${\mu}m$ 두께의 다공질 실리콘 산화막으로 제조된 기판 위에 에어브리지를 가진 CPW phase shifter와 shunt stub을 제작하였다. CPW phase shifter의 크기는 S-W-$S_g$ = 100-30-400 ${\mu}m$로 설계되었다. “ㄷ” 모양을 가진 에오브리지의 폭은 100 ${\mu}m$, 길이는 400-460-400 ${\mu{m$ 이다. 낮은 손실을 얻기 위하여, step 된 에어브리지를 가진 CPW phase shifter가 제안되었다. Step된 에어브리지를 가진 구조가 step이 없는 에어브리지를 가진 구조보다 삽입손실이 보다 더 향상되었다. 제작된 CPW phase shifter의 위상특성은 28 GHz의 넓은 주파수 범위에서 180$^{\circ}$ 의 천이를 나타내었다. 그리고 short-end series stub의 동작주파수는 28.7 GHz이며, 반사손실은 - 20 dB를 나타내었다. 또한 short-end shunt stub의 동작주파수는 28.9 GHz이며, 반사손실은 - 23 dB를 나타내었다. 이상의 결과에서 중앙 전송선에 설계된 stub은 크기 감소로 고 밀도 칩 레이아웃을 이끌 수 있는 장범을 가진다.

• 전자공학회논문지SC
• /
• 제41권6호
• /
• pp.67-74
• /
• 2004

기존의 아날로그 제어방식과는 달리 디지털 제어 방식은 기본적으로 마이크로프로세서를 포함하고 있기 때문에 아날로그 제어방식에서는 할 수 없었던 DC-DC 컨버터 내부 파라미터에 대한 모니터링이 가능하며, 아날로그 제어방식에서는 처음의 사양에 의해 고정된 출력전압을 얻었지만 디지털 제어 방식에서는 PC와 DC-DC 컨버터의 통신을 통하여 사용자가 원하는 임의의 전압을 얻어낼 수 있고 원격제어가 가능하다. 또한 PC와의 통신을 통해 원거리에 있는 DC-DC 컨버터에 정확한 전압이 출력되고 있는지 또는 비정상적인 전압이 출력되고 있는지를 감시, 진단할 수 있다는 장점을 가지고 있다. 본 논문에서는 이와 같은 디지털 제어기의 장점과 함께 디지털 제어기의 저가격화에 대한 실용성을 제시하고자 하였다. 이러한 기능들을 구현하기 위해 AD 컨버터와 PWM 로직이 내장되어 있는 저가의 정수형 On-chip 마이크로 콘트롤러인 Renesas사의 H8/3672를 사용하였다. 디지털 제어기는 Flyback 컨버터에 적용되었으며, DC 20∼30V 입력으로부터 기본 DC 5V 출력전압을 갖도록 설계되었고, 또한 에뮬레이터를 이용하여 PC상에서 원격으로 DC 0V에서 DC 5V이상까지의 다양한 출력 전압을 만들 수 있다. PWM의 듀티(Duty) 제어를 위한 제어기로써는 PID제어기 중에서 PD제어기를 사용하였다. 본 논문에서 설계된 디지털 제어방식 컨버터의 실용성을 검토하기 위해 과도상태의 특성과 정상 상태의 특성을 분석하여 정수형의 저가형 마이크로 콘트롤러를 이용한 Flyback 컨버터의 실용성을 검토하였다.